特許ウォッチ

公開番号2024057709
公報種別公開特許公報(A)
公開日2024-04-25
出願番号2022164543
出願日2022-10-13
発明の名称半導体装置とその製造方法
出願人株式会社デンソー,トヨタ自動車株式会社,株式会社ミライズテクノロジーズ
代理人弁理士法人快友国際特許事務所
主分類H01L 29/78 20060101AFI20240418BHJP(基本的電気素子)
要約【課題】複数のトレンチゲートを備えた半導体装置では、製造工程中のパターン倒壊を抑えるための技術が必要とされている。
【解決手段】半導体装置1,2,3,4,5では、第1方向に隣り合うトレンチゲート30に挟まれる半導体基板10の一部が、半導体基板を平面視したときに、第1方向に直交する第2方向に沿って延びる幹部16Aと、幹部から突出する枝部16Bと、を有している。
【選択図】図3
特許請求の範囲【請求項１】
半導体装置（１，２，３，４，５）であって、
第１主面（１０ｂ）と第２主面（１０ａ）を有する半導体基板（１０）であって、第１導電型の第１半導体領域（１４）と第２導電型の第２半導体領域（１６）と第１導電型の第３半導体領域（１８）が前記半導体基板の厚み方向に沿ってこの順で配置されており、前記第３半導体領域が前記第１主面に露出する位置に設けられている、半導体基板と、
前記半導体基板の前記第１主面から前記第３半導体領域及び前記第２半導体領域を超えて前記第１半導体領域に達するように設けられている複数のトレンチゲート（３０）と、を備えており、
前記複数のトレンチゲートの各々は、前記半導体基板を平面視したときに、第１方向に沿って相互に間隔を開けて配置されており、
前記第１方向に隣り合うトレンチゲートに挟まれる前記半導体基板の一部は、前記半導体基板を平面視したときに、前記第１方向に直交する第２方向に沿って延びる幹部（１６Ａ）と、前記幹部から突出する枝部（１６Ｂ）と、を有している、半導体装置。
続きを表示（約 1,200 文字）【請求項２】
前記第１方向における前記幹部のうちの前記第２半導体領域の幅は、前記半導体装置がオンしたときに前記幹部のうちの前記第２半導体領域の全体がチャネルとなる範囲である、請求項１に記載の半導体装置。
【請求項３】
前記第１方向における前記幹部のうちの前記第２半導体領域の幅は、２００ｎｍ以下である、請求項２に記載の半導体装置。
【請求項４】
前記第２方向における前記枝部のうちの前記第２半導体領域の幅は、前記半導体装置がオンしたときに前記枝部のうちの前記第２半導体領域の全体がチャネルとなる範囲である、請求項１に記載の半導体装置。
【請求項５】
前記第２方向における前記枝部のうちの前記第２半導体領域の幅は、２００ｎｍ以下である、請求項４に記載の半導体装置。
【請求項６】
前記トレンチゲートを間に置いて対向する一対の前記第２半導体領域の間では、一方の前記枝部が、前記第１方向において他方の前記枝部と前記枝部の間の前記幹部に対向する、請求項１～５のいずれか一項に記載の半導体装置。
【請求項７】
半導体装置（１，２，３，４，５）の製造方法であって、
第１主面（１０ｂ）と第２主面（１０ａ）を有する半導体基板（１０）の前記第１主面に複数のトレンチ（ＴＲ）を形成するトレンチ形成工程であって、第１導電型の第１半導体領域（１４）と第２導電型の第２半導体領域（１６）と第１導電型の第３半導体領域（１８）が前記半導体基板の厚み方向に沿ってこの順で配置されており、前記第３半導体領域が前記第１主面に露出する位置に設けられており、前記複数のトレンチの各々が前記半導体基板の前記第１主面から前記第３半導体領域及び前記第２半導体領域を超えて前記第１半導体領域に達するように形成される、トレンチ形成工程と、
前記複数のトレンチの各々にトレンチゲート（３０）を形成する工程と、を備えており、
前記複数のトレンチゲートの各々は、前記半導体基板を平面視したときに、第１方向に沿って相互に間隔を開けて配置されており、
前記第１方向に隣り合うトレンチゲートに挟まれる前記半導体基板の一部は、前記半導体基板を平面視したときに、前記第１方向に直交する第２方向に沿って延びる幹部と、前記幹部から突出する枝部と、を有している、半導体装置の製造方法。
【請求項８】
前記第１方向における前記幹部のうちの前記第２半導体領域の幅は、前記半導体装置がオンしたときに前記幹部のうちの前記第２半導体領域の全体がチャネルとなる範囲である、請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第２方向における前記枝部のうちの前記第２半導体領域の幅は、前記半導体装置がオンしたときに前記枝部のうちの前記第２半導体領域の全体がチャネルとなる範囲である、請求項７又は８に記載の半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本明細書が開示する技術は、複数のトレンチゲートを備えた半導体装置とその製造方法に関する。
続きを表示（約 2,900 文字）【背景技術】
【０００２】
複数のトレンチゲートを備えたＭＯＳＦＥＴおよびＩＧＢＴ等の半導体装置の開発が進められている。このような半導体装置は、半導体基板の一方の主面に複数のトレンチを形成した後に、その複数のトレンチの各々にトレンチゲートを形成することによって製造される。特許文献１には、このような複数のトレンチゲートを備えた半導体装置の一例が開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１２６９３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
複数のトレンチゲートを備えた半導体装置では、オン抵抗を低減するために、隣り合うトレンチゲートの間の距離を短くすることによりチャネル面積を増加させることが望まれている。隣り合うトレンチゲートの間の距離を短くするためには、複数のトレンチを形成するときに、隣り合うトレンチの間の距離が短くなるように半導体基板の一方の主面を加工しなければならない。このとき、隣り合うトレンチの間に残存する半導体基板の一部が薄板状に加工される。このため、その薄板状の半導体基板の一部のパターン倒壊が懸念される。特に、特許文献１に開示されるように、隣り合うトレンチゲートの間の全体がチャネルとなるように隣り合うトレンチゲートの間の距離を短くすると、パターン倒壊の問題が顕在化する。複数のトレンチゲートを備えた半導体装置では、このような製造工程中のパターン倒壊を抑えるための技術が必要とされている。
【課題を解決するための手段】
【０００５】
本明細書が開示する半導体装置（１，２，３，４，５）は、第１主面（１０ｂ）と第２主面（１０ａ）を有する半導体基板（１０）であって、第１導電型の第１半導体領域（１４）と第２導電型の第２半導体領域（１６）と第１導電型の第３半導体領域（１８）が前記半導体基板の厚み方向に沿ってこの順で配置されており、前記第３半導体領域が前記第１主面に露出する位置に設けられている、半導体基板と、前記半導体基板の前記第１主面から前記第３半導体領域及び前記第２半導体領域を超えて前記第１半導体領域に達するように設けられている複数のトレンチゲート（３０）と、を備えていてもよい。前記複数のトレンチゲートの各々は、前記半導体基板を平面視したときに、第１方向に沿って相互に間隔を開けて配置されていてもよい。前記第１方向に隣り合うトレンチゲートに挟まれる前記半導体基板の一部は、前記半導体基板を平面視したときに、前記第１方向に直交する第２方向に沿って延びる幹部（１６Ａ）と、前記幹部から突出する枝部（１６Ｂ）と、を有していてもよい。
【０００６】
上記半導体装置では、隣り合うトレンチゲートに挟まれる前記半導体基板の一部が前記幹部と前記枝部で構成されている。前記枝部は薄板状の前記幹部の側面から突出するように形成されている。このため、前記枝部は、前記幹部を支えるように機能することができる。このように、上記半導体装置は、製造工程中のパターン倒壊を抑えることが可能な構造を備えている。
【０００７】
本明細書が開示する半導体装置（１，２，３，４，５）の製造方法は、第１主面（１０ｂ）と第２主面（１０ａ）を有する半導体基板（１０）の前記第１主面に複数のトレンチ（ＴＲ）を形成するトレンチ形成工程であって、第１導電型の第１半導体領域（１４）と第２導電型の第２半導体領域（１６）と第１導電型の第３半導体領域（１８）が前記半導体基板の厚み方向に沿ってこの順で配置されており、前記第３半導体領域が前記第１主面に露出する位置に設けられており、前記複数のトレンチの各々が前記半導体基板の前記第１主面から前記第３半導体領域及び前記第２半導体領域を超えて前記第１半導体領域に達するように形成される、トレンチ形成工程と、前記複数のトレンチの各々にトレンチゲート（３０）を形成する工程と、を備えていてもよい。前記複数のトレンチゲートの各々は、前記半導体基板を平面視したときに、第１方向に沿って相互に間隔を開けて配置されていてもよい。前記第１方向に隣り合うトレンチゲートに挟まれる前記半導体基板の一部は、前記半導体基板を平面視したときに、前記第１方向に直交する第２方向に沿って延びる幹部と、前記幹部から突出する枝部と、を有していてもよい。
【０００８】
上記製造方法で製造される半導体装置は、隣り合うトレンチゲートに挟まれる前記半導体基板の一部が前記幹部と前記枝部で構成されている。前記枝部は薄板状の前記幹部の側面から突出するように形成されている。このため、前記枝部は、前記幹部を支えるように機能することができる。このように、上記半導体装置の製造方法では、前記トレンチ形成工程で複数のトレンチを形成したときに、隣り合うトレンチに挟まれる前記半導体基板の一部のパターン倒壊が抑えられる。
【図面の簡単な説明】
【０００９】
本実施形態の半導体装置の要部断面図であり、図３のI-I線に対応した断面図を模式的に示す。
本実施形態の半導体装置の要部断面図であり、図３のII-II線に対応した断面図を模式的に示す。
本実施形態の半導体装置の要部断面図であり、図１及び図２のIII-III線に対応した断面図を模式的に示す。
本実施形態の半導体装置の製造方法のフローを示す。
本実施形態の半導体装置の製造方法における製造過程の要部斜視図を模式的に示す。
本実施形態の変形例の半導体装置の要部断面図であり、図１及び図２のIII-III線に対応した断面図を模式的に示す。
本実施形態の変形例の半導体装置の要部断面図であり、図１及び図２のIII-III線に対応した断面図を模式的に示す。
本実施形態の変形例の半導体装置の要部断面図であり、図１及び図２のIII-III線に対応した断面図を模式的に示す。
本実施形態の変形例の半導体装置の要部断面図であり、図１及び図２のIII-III線に対応した断面図を模式的に示す。
【発明を実施するための形態】
【００１０】
図１～図３に示されるように、半導体装置１は、ＭＯＳＦＥＴ（metal-oxide-semiconductor field effect transistor）と称される種類のパワーデバイスであり、半導体基板１０を備えている。半導体基板１０は、特に限定されるものではないが、例えば炭化シリコン（ＳｉＣ）であってもよい。この例に代えて、半導体基板１０は、シリコン（Ｓｉ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ
2
Ｏ
3
）等の半導体材料であってもよい。ここで、半導体基板１０の厚み方向がｚ方向であり、半導体基板１０の上面１０ｂに平行な一方向（即ち、ｚ方向に直交する一方向）がｘ方向であり、ｚ方向及びｘ方向に直交する方向がｙ方向である。
（【００１１】以降は省略されています）

関連特許