特許ウォッチ

公開番号2023075744
公報種別公開特許公報(A)
公開日2023-05-31
出願番号2021188837
出願日2021-11-19
発明の名称半導体装置
出願人住友電気工業株式会社
代理人個人,個人
主分類H01L 25/07 20060101AFI20230524BHJP(基本的電気素子)
要約【課題】コストの増加を抑制しながら誤点弧を抑制できる半導体装置を提供する。
【解決手段】半導体装置は、第1半導体基板と、第1制御電極と、第1主電極と、第2主電極とを有する第1半導体チップと、第2半導体基板と、第2制御電極と、第3主電極と、第4主電極とを有し、前記第1半導体チップに実装された第2半導体チップと、を有し、前記第1半導体基板は、第1主面と、前記第1主面とは反対側の第2主面と、を有し、前記第2半導体基板は、前記第1主面に対向する第3主面と、前記第3主面とは反対側の第4主面と、を有し、前記第1制御電極及び前記第1主電極は前記第1主面に設けられ、前記第2制御電極及び前記第3主電極は前記第4主面に設けられ、前記第4主電極は前記第3主面に設けられ、前記第1主電極と前記第4主電極とを電気的に接続する第1接続部材と、前記第1制御電極と前記第3主電極とを電気的に接続する第2接続部材と、を有する。
【選択図】図1
特許請求の範囲【請求項１】
第１半導体基板と、第１制御電極と、第１主電極と、第２主電極とを有する第１半導体チップと、
第２半導体基板と、第２制御電極と、第３主電極と、第４主電極とを有し、前記第１半導体チップに実装された第２半導体チップと、
を有し、
前記第１半導体基板は、
第１主面と、
前記第１主面とは反対側の第２主面と、
を有し、
前記第２半導体基板は、
前記第１主面に対向する第３主面と、
前記第３主面とは反対側の第４主面と、
を有し、
前記第１制御電極及び前記第１主電極は前記第１主面に設けられ、
前記第２制御電極及び前記第３主電極は前記第４主面に設けられ、
前記第４主電極は前記第３主面に設けられ、
前記第１主電極と前記第４主電極とを電気的に接続する第１接続部材と、
前記第１制御電極と前記第３主電極とを電気的に接続する第２接続部材と、
を有する半導体装置。
続きを表示（約 1,200 文字）【請求項２】
前記第１接続部材は、前記第１主電極と前記第４主電極との間に設けられた第１はんだ層を有する請求項１に記載の半導体装置。
【請求項３】
前記第１接続部材は、
前記第１主電極の上に設けられた第２はんだ層と、
前記第２はんだ層の上に設けられた配線基板と、
前記配線基板の上に設けられた第３はんだ層と、
を有し、
前記配線基板は、
前記第１主面に対向する第５主面と、前記第５主面とは反対側で前記第３主面に対向する第６主面とを備えた絶縁基板と、
前記第５主面に設けられ、前記第２はんだ層により前記第１主電極に接続された第１導電層と、
前記第６主面に設けられ、前記第３はんだ層により前記第４主電極に接続された第２導電層と、
前記第１導電層と前記第２導電層とを電気的に接続する導電ビアと、
を有する請求項１に記載の半導体装置。
【請求項４】
前記第１半導体チップは、第１導電型の電界効果トランジスタチップであり、
前記第２半導体チップは、第２導電型の電界効果トランジスタチップである請求項１から請求項３のいずれか１項に記載の半導体装置。
【請求項５】
前記第２接続部材は、前記第１制御電極と前記第３主電極とをつなぐボンディングワイヤを有する請求項１から請求項４のいずれか１項に記載の半導体装置。
【請求項６】
前記第１半導体チップは、炭化珪素半導体チップであり、
前記第２半導体チップは、シリコン半導体チップである請求項１から請求項５のいずれか１項に記載の半導体装置。
【請求項７】
前記第２主電極は前記第２主面に設けられている請求項１から請求項６のいずれか１項に記載の半導体装置。
【請求項８】
前記第１制御電極に電気的に接続された第１外部端子と、
前記第１主電極に電気的に接続された第２外部端子と、
前記第２主電極に電気的に接続された第３外部端子と、
前記第２制御電極に電気的に接続された第４外部端子と、
前記第１半導体チップ及び前記第２半導体チップを封止する封止樹脂と、
を有し、
前記第１外部端子、前記第２外部端子、前記第３外部端子及び前記第４外部端子の各々の一部が前記封止樹脂に覆われる請求項１から請求項７のいずれか１項に記載の半導体装置。
【請求項９】
第１制御電極は、ゲート電極であり、
第１主電極は、ソース電極であり、
第２主電極は、ドレイン電極であり、
第２制御電極は、ゲート電極であり、
第３主電極は、ソース電極であり、
第４主電極は、ドレイン電極である請求項１から請求項８のいずれか１項に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
インバータ回路における誤点弧を抑制するためのミラークランプ回路を内蔵した炭化珪素半導体装置が提案されている（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
特開２０１６－１７４０３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ミラークランプ回路を内蔵する炭化珪素半導体装置の構造は、ミラークランプ回路を内蔵しない炭化珪素半導体装置よりも複雑なものとなる。このため、歩留まりが低下しやすい。また、ミラークランプ回路を内蔵する炭化珪素半導体装置を製造するためには、ミラークランプ回路の形成のためだけの工程が必要となる。これらのことから、ミラークランプ回路を内蔵する炭化珪素半導体装置の製造コストは、ミラークランプ回路を内蔵しない炭化珪素半導体装置の製造コストよりも大幅に増加する。
【０００５】
本開示は、コストの増加を抑制しながら誤点弧を抑制できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示の半導体装置は、第１半導体基板と、第１制御電極と、第１主電極と、第２主電極とを有する第１半導体チップと、第２半導体基板と、第２制御電極と、第３主電極と、第４主電極とを有し、前記第１半導体チップに実装された第２半導体チップと、を有し、前記第１半導体基板は、第１主面と、前記第１主面とは反対側の第２主面と、を有し、前記第２半導体基板は、前記第１主面に対向する第３主面と、前記第３主面とは反対側の第４主面と、を有し、前記第１制御電極及び前記第１主電極は前記第１主面に設けられ、前記第２制御電極及び前記第３主電極は前記第４主面に設けられ、前記第４主電極は前記第３主面に設けられ、前記第１主電極と前記第４主電極とを電気的に接続する第１接続部材と、前記第１制御電極と前記第３主電極とを電気的に接続する第２接続部材と、を有する。
【発明の効果】
【０００７】
本開示によれば、コストの増加を抑制しながら誤点弧を抑制できる。
【図面の簡単な説明】
【０００８】
図１は、第１実施形態に係る半導体装置を示す上面図である。
図２は、第１実施形態に係る半導体装置を示す断面図である。
図３は、第１実施形態に係る半導体装置を示す回路図である。
図４は、第２実施形態に係る半導体装置を示す断面図である。
図５は、第２実施形態に含まれる配線基板を示す上面図である。
図６は、第２実施形態に含まれる配線基板を示す断面図である。
【発明を実施するための形態】
【０００９】
実施するための形態について、以下に説明する。
【００１０】
［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一又は対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
（【００１１】以降は省略されています）

関連特許