特許ウォッチ

公開番号2024060498
公報種別公開特許公報(A)
公開日2024-05-02
出願番号2022167906
出願日2022-10-19
発明の名称炭化珪素半導体装置
出願人富士電機株式会社
代理人個人
主分類H01L 29/78 20060101AFI20240424BHJP(基本的電気素子)
要約【課題】バイポーラ劣化を抑制することができる炭化珪素半導体装置を提供すること。
【解決手段】活性領域40のn^-型ドリフト領域2に、正孔注入領域2aと正孔非注入領域2bとが<1-100>方向に交互に繰り返し隣接して配置される。活性領域40のうち正孔注入領域2aが配置された部分は、ボディダイオード20の順方向電流Ifが流れる有効領域41aである。活性領域40のうち正孔非注入領域2bが配置された部分は、ボディダイオード20の順方向電流Ifが流れない無効領域41bである。活性領域40の無効領域41bのp⁺⁺型コンタクト領域6は、層間絶縁膜11によってソース電極12と電気的に絶縁されている。活性領域40の無効領域41bのp型ベース領域4およびp⁺型領域21,22は、電気的に浮遊している。
【選択図】図2
特許請求の範囲【請求項１】
炭化珪素からなる半導体基板の内部に設けられた第１導電型の第１半導体領域と、
前記半導体基板の第１主面と前記第１半導体領域との間に設けられた第２導電型の第２半導体領域と、
前記半導体基板の第１主面と前記第２半導体領域との間に選択的に設けられた第１導電型の第３半導体領域と、
前記半導体基板の第１主面と前記第２半導体領域との間に選択的に設けられた、前記第２半導体領域よりも不純物濃度の高い第２導電型の第４半導体領域と、
前記第３半導体領域および前記第２半導体領域を貫通して前記第１半導体領域に達するトレンチと、
前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、を有し、前記半導体基板の第１主面に平行な方向に隣接して配置された複数のセルと、
前記第４半導体領域、前記第３半導体領域および前記第２半導体領域に電気的に接続された第１電極と、
前記半導体基板の第２主面に設けられた第２電極と、
複数の前記セルのうちの一部の第１セルを含み、前記第２電極に対して正の電圧が前記第１電極に印加されたときに正孔が注入される第１領域と、
複数の前記セルのうちの前記第１セルを除く第２セルを含み、前記第２電極に対して正の電圧が前記第１電極に印加されたときに正孔が注入されない第２領域と、
を備え、
前記半導体基板の第１主面は、＜１１－２０＞方向に所定のオフ角を有する（０００１）面であり、
前記第１領域と前記第２領域とが＜１－１００＞方向に交互に繰り返し隣接して配置されていることを特徴とする炭化珪素半導体装置。
続きを表示（約 1,400 文字）【請求項２】
前記半導体基板の第１主面に設けられ、前記ゲート電極を覆う層間絶縁膜を備え、
前記第１電極は、
前記層間絶縁膜の第１コンタクトホールを介して前記第１セルの前記第４半導体領域に接し、
前記層間絶縁膜によって前記第２セルの前記第４半導体領域と電気的に絶縁されていることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記第１電極は、前記層間絶縁膜の第２コンタクトホールを介して前記第２セルの前記第３半導体領域に接することを特徴とする請求項２に記載の炭化珪素半導体装置。
【請求項４】
前記第４半導体領域は、前記第１セルのみに設けられていることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項５】
前記半導体基板の第１主面に設けられ、前記ゲート電極を覆う層間絶縁膜を備え、
前記第１電極は、
前記層間絶縁膜の第１コンタクトホールを介して前記第１セルの前記第４半導体領域および前記第３半導体領域に接し、
前記層間絶縁膜の第２コンタクトホールを介して前記第２セルの前記第３半導体領域のみに接することを特徴とする請求項４に記載の炭化珪素半導体装置。
【請求項６】
前記半導体基板の第１主面に設けられ、前記ゲート電極を覆う層間絶縁膜を備え、
前記第１電極は、
前記層間絶縁膜の第１コンタクトホールを介して前記第１セルの前記第４半導体領域および前記第３半導体領域に接し、
前記層間絶縁膜の第２コンタクトホールを介して前記第２セルの前記第２半導体領域および前記第３半導体領域に接することを特徴とする請求項４に記載の炭化珪素半導体装置。
【請求項７】
前記第２半導体領域の不純物濃度は、１×１０
18
／ｃｍ
3
以下であることを特徴とする請求項６に記載の炭化珪素半導体装置。
【請求項８】
前記第２半導体領域と前記第１半導体領域との間において、前記トレンチの底面よりも前記半導体基板の前記第２主面側に選択的に設けられた、前記第２半導体領域よりも不純物濃度の高い第２導電型高濃度領域を備え、
前記第２セルの前記第２導電型高濃度領域は電気的に浮遊していることを特徴とする請求項１～５のいずれか一つに記載の炭化珪素半導体装置。
【請求項９】
前記第２半導体領域と前記第１半導体領域との間において、前記トレンチの底面よりも前記半導体基板の前記第２主面側に選択的に設けられた、前記第２半導体領域よりも不純物濃度の高い複数の第２導電型高濃度領域を備え、
互いに隣り合う前記第１セルと前記第２セルとは、複数の前記第２導電型高濃度領域のうち、当該第１セルと当該第２セルとの間の第１の第２導電型高濃度領域と、当該第２セルの前記トレンチの底面に対向する第２の第２導電型高濃度領域と、前記第１の第２導電型高濃度領域と前記第２の第２導電型高濃度領域との間の前記第１半導体領域と、で形成される寄生抵抗を介して接続されていることを特徴とする請求項１～５のいずれか一つに記載の炭化珪素半導体装置。
【請求項１０】
前記第２領域の幅は、＜１－１００＞方向および＜１１－２０＞方向ともに前記第１半導体領域の厚さの２倍以上であることを特徴とする請求項１に記載の炭化珪素半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
この発明は、炭化珪素半導体装置に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
一般的に、ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ：金属－酸化膜－半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型電界効果トランジスタ）は、半導体基板にボディダイオード（ＢＤ：ＢｏｄｙＤｉｏｄｅ）を内蔵する。ＭＯＳＦＥＴのボディダイオードは、ｐ
++
型コンタクト領域およびｐ型ベース領域とｎ
-
型ドリフト領域およびｎ
+
型ドレイン領域とのｐｎ接合で形成される寄生のｐｉｎ（ｐ－ｉｎｔｒｉｎｓｉｃ－ｎ）ダイオードである。
【０００３】
炭化珪素（ＳｉＣ）を半導体材料として用いた従来の炭化珪素半導体装置の構造について説明する。図１６は、従来の炭化珪素半導体装置の構造を示す断面図である。図１７は、従来の炭化珪素半導体装置の一部を半導体基板のおもて面側から見たレイアウトを示す平面図である。図１６には、図１７の切断線ＡＡ－ＡＡ’における断面構造を示す。図１７には、ｐ型ベース領域１０４、ｐ
++
型コンタクト領域１０６およびｐ
+
型領域１２１，１２２のレイアウトを示し、ｎ
+
型ソース領域１０５を図示省略する。
【０００４】
図１６，１７に示す従来の炭化珪素半導体装置１１０は、炭化珪素からなる半導体基板１３０のおもて面（ｐ型エピタキシャル層１３３側の主面）側にトレンチゲート構造を備えた縦型ＳｉＣ－ＭＯＳＦＥＴである。半導体基板１３０は、炭化珪素からなるｎ
+
型出発基板１３１上にｎ
-
型ドリフト領域１０２およびｐ型ベース領域１０４となる各エピタキシャル層１３２，１３３を順にエピタキシャル成長させてなる。ｎ
+
型出発基板１３１のおもて面は、＜１１－２０＞方向に所定のオフ角を有する（０００１）面である。
【０００５】
ｎ
+
型出発基板１３１は、ｎ
+
型ドレイン領域１０１である。ｎ
-
型エピタキシャル層１３２のうち、ｎ
-
型エピタキシャル層１３２にイオン注入により形成されるｐ
+
型領域１２１，１２２およびｎ型電流拡散領域１０３を除く部分がｎ
-
型ドリフト領域１０２である。ｐ型エピタキシャル層１３３のうち、ｐ型エピタキシャル層１３３にイオン注入により形成されるｎ
+
型ソース領域１０５およびｐ
++
型コンタクト領域１０６を除く部分がｐ型ベース領域１０４である。
【０００６】
トレンチゲート構造は、ｐ型ベース領域１０４、ｎ
+
型ソース領域１０５、ｐ
++
型コンタクト領域１０６、ゲートトレンチ１０７、ゲート絶縁膜１０８およびゲート電極１０９で構成される。ｐ
++
型コンタクト領域１０６、ｐ型ベース領域１０４および後述するｐ
+
型領域１２１，１２２と、後述するｎ型電流拡散領域１０３、ｎ
-
型ドリフト領域１０２およびｎ
+
型ドレイン領域１０１と、のｐｎ接合１３４によって、ＳｉＣ－ＭＯＳＦＥＴのボディダイオード１２０が形成される。
【０００７】
ゲートトレンチ１０７は、半導体基板１３０のおもて面に平行な第１方向Ｘにストライプ状に延在する。互いに隣り合うゲートトレンチ１０７間（メサ部）に、ｐ型ベース領域１０４、ｎ
+
型ソース領域１０５およびｐ
++
型コンタクト領域１０６が選択的に設けられている。ｐ型ベース領域１０４およびｎ
+
型ソース領域１０５は、ゲートトレンチ１０７の側壁でゲート絶縁膜１０８に接し、第１方向Ｘにゲートトレンチ１０７と同じ長さで途切れることなく延在する。
【０００８】
ｎ
+
型ソース領域１０５およびｐ
++
型コンタクト領域１０６は、半導体基板１３０のおもて面とｐ型ベース領域１０４との間に、ｐ型ベース領域１０４に接してそれぞれ選択的に設けられ、半導体基板１３０のおもて面でソース電極１１２にオーミック接触する。ｐ
++
型コンタクト領域１０６は、ゲートトレンチ１０７から離れて設けられ、半導体基板１３０のおもて面に平行な方向にｎ
+
型ソース領域１０５に隣接する。ｐ
++
型コンタクト領域１０６は、各メサ部において第１方向Ｘに所定ピッチで点在する。
【０００９】
ｐ型ベース領域１０４とｎ
-
型ドリフト領域１０２との間において、ゲートトレンチ１０７の底面よりもｎ
+
型ドレイン領域１０１側に深い位置に、ｐ
+
型領域１２１，１２２およびｎ型電流拡散領域１０３がそれぞれ選択的に設けられている。ｎ型電流拡散領域１０３は、ｎ
-
型ドリフト領域１０２、ｐ型ベース領域１０４およびｐ
+
型領域１２１，１２２の間に、これらの領域に接して設けられている。ｎ型電流拡散領域１０３は、ゲートトレンチ１０７まで達してゲート絶縁膜１０８に接する。
【００１０】
ｐ
+
型領域１２１，１２２は、ソース電極１１２の電位に固定されており、ＳｉＣ－ＭＯＳＦＥＴ（炭化珪素半導体装置１１０）のオフ時に空乏化して（もしくはｎ型電流拡散領域１０３を空乏化させて、またはその両方）、ゲートトレンチ１０７の底面のゲート絶縁膜１０８にかかる電界を緩和させる機能を有する。ｐ
+
型領域１２１，１２２は、第１方向Ｘにゲートトレンチ１０７と同じ長さで直線状に途切れることなく延在する。
（【００１１】以降は省略されています）

関連特許