特許ウォッチ

公開番号2025175145
公報種別公開特許公報(A)
公開日2025-11-28
出願番号2025158115,2022044755
出願日2025-09-24,2022-03-19
発明の名称半導体装置の駆動方法
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人
主分類H10D 84/83 20250101AFI20251120BHJP()
要約【課題】スイッチング損失の低減を可能とする半導体装置の駆動方法を提供する。
【解決手段】
実施形態の半導体装置の駆動方法は、第1のトレンチと、第1のトレンチの中に設けられた第1のゲート電極と、第2のトレンチと、第2のトレンチの中に設けられた第2のゲート電極と、第3のトレンチと、第3のトレンチの中に設けられた第3のゲート電極と、第1のゲート電極と電気的に接続された第1の電極パッドと、第2のゲート電極と電気的に接続された第2の電極パッドと、第3のゲート電極と電気的に接続された第3の電極パッドと、を備える半導体装置の駆動方法であって、第2のゲート電極と第3のゲート電極は、異なる大きさのターンオフ電圧で制御される。
【選択図】図6
特許請求の範囲【請求項１】
第１の面と、前記第１の面と対向する第２の面を有する半導体層と、
前記半導体層の中に設けられた第１導電形の第１の半導体領域と、
前記半導体層の中に設けられ、前記第１の半導体領域と前記第１の面との間に設けられた第２導電形の第２の半導体領域と、
前記半導体層の中に設けられ、前記第２の半導体領域と前記第１の面との間に設けられた第１導電形の第３の半導体領域と、
前記半導体層の中に設けられ、前記第３の半導体領域と前記第１の面との間に設けられた第２導電形の第４の半導体領域と、
前記半導体層の中の前記第１の面の側に設けられ、前記第２の半導体領域、前記第３の半導体領域、及び前記第４の半導体領域に接する第１のトレンチと、
前記第１のトレンチの中に設けられた第１のゲート電極と、
前記第１のゲート電極と前記第２の半導体領域との間、前記第１のゲート電極と前記第３の半導体領域との間、及び前記第１のゲート電極と前記第４の半導体領域との間に設けられた第１のゲート絶縁膜と、
前記半導体層の中の前記第１の面の側に設けられ、前記第２の半導体領域、前記第３の半導体領域、及び前記第４の半導体領域に接する第２のトレンチと、
前記第２のトレンチの中に設けられた第２のゲート電極と、
前記第２のゲート電極と前記第２の半導体領域との間、前記第２のゲート電極と前記第３の半導体領域との間、及び前記第２のゲート電極と前記第４の半導体領域との間に設けられた第２のゲート絶縁膜と、
前記半導体層の中の前記第１の面の側に設けられ、前記第２の半導体領域、前記第３の半導体領域、及び前記第４の半導体領域に接する少なくとも一つの第３のトレンチと、
前記少なくとも一つの第３のトレンチの中に設けられた第３のゲート電極と、
前記第３のゲート電極と前記第２の半導体領域との間、前記第３のゲート電極と前記第３の半導体領域との間、及び前記第３のゲート電極と前記第４の半導体領域との間に設けられた第３のゲート絶縁膜と、
前記半導体層に対し前記第１の面の側に設けられ、前記第４の半導体領域に接する第１の電極と、
前記半導体層に対し前記第２の面の側に設けられ、前記第１の半導体領域に接する第２の電極と、
前記半導体層に対し前記第１の面の側に設けられ、前記第１のゲート電極と電気的に接続された第１の電極パッドと、
前記半導体層に対し前記第１の面の側に設けられ、前記第２のゲート電極と電気的に接続された第２の電極パッドと、
前記半導体層に対し前記第１の面の側に設けられ、前記第３のゲート電極と電気的に接続された第３の電極パッドと、
を備え、
前記第１のゲート電極を有する第１のトランジスタと、前記第２のゲート電極を有する第２のトランジスタと、前記第３のゲート電極を有する第３のトランジスタを含み、
前記第３のトランジスタの閾値電圧は、前記第１のトランジスタの閾値電圧より低く、
前記第３のトランジスタの閾値電圧は、前記第２のトランジスタの閾値電圧より低い、半導体装置の駆動方法であって、
前記第２のゲート電極と前記第３のゲート電極は、異なる大きさのターンオフ電圧で制御される、半導体装置の駆動方法。
続きを表示（約 2,500 文字）【請求項２】
前記第３の半導体領域は、前記第１のトレンチに接する第１の部分と、前記第２のトレンチに接する第２の部分と、前記少なくとも一つの第３のトレンチに接する第３の部分と、を含み、
前記第３の部分の前記第１の面から前記第２の面に向かう方向の厚さは、前記第１の部分の前記方向の厚さより薄く、
前記第３の部分の前記第１の面から前記第２の面に向かう方向の厚さは、前記第２の部分の前記方向の厚さより薄い、請求項１記載の半導体装置の駆動方法。
【請求項３】
前記第３の半導体領域は、前記第１のトレンチに接する第１の部分と、前記第２のトレンチに接する第２の部分と、前記少なくとも一つの第３のトレンチに接する第３の部分と、を含み、
前記第３の部分の第１導電形不純物濃度は、前記第１の部分の第１導電形不純物濃度より低く、
前記第３の部分の第１導電形不純物濃度は、前記第２の部分の第１導電形不純物濃度より低い、請求項１記載の半導体装置の駆動方法。
【請求項４】
第１の面と、前記第１の面と対向する第２の面を有する半導体層と、
前記半導体層の中に設けられた第１導電形の第１の半導体領域と、
前記半導体層の中に設けられ、前記第１の半導体領域と前記第１の面との間に設けられた第２導電形の第２の半導体領域と、
前記半導体層の中に設けられ、前記第２の半導体領域と前記第１の面との間に設けられた第１導電形の第３の半導体領域と、
前記半導体層の中に設けられ、前記第３の半導体領域と前記第１の面との間に設けられた第２導電形の第４の半導体領域と、
前記半導体層の中に設けられ、前記第２の半導体領域と前記第３の半導体領域の間に設けられ、前記第２の半導体領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い第２導電形の第５の半導体領域と、
前記半導体層の中の前記第１の面の側に設けられ、前記第２の半導体領域、前記第３の半導体領域、前記第４の半導体領域、及び前記第５の半導体領域に接する第１のトレンチと、
前記第１のトレンチの中に設けられた第１のゲート電極と、
前記第１のゲート電極と前記第２の半導体領域との間、前記第１のゲート電極と前記第３の半導体領域との間、前記第１のゲート電極と前記第４の半導体領域、及び前記第１のゲート電極と前記第５の半導体領域との間に設けられた第１のゲート絶縁膜と、
前記半導体層の中の前記第１の面の側に設けられ、前記第２の半導体領域、前記第３の半導体領域、前記第４の半導体領域、及び前記第５の半導体領域に接する第２のトレンチと、
前記第２のトレンチの中に設けられた第２のゲート電極と、
前記第２のゲート電極と前記第２の半導体領域との間、前記第２のゲート電極と前記第３の半導体領域との間、前記第２のゲート電極と前記第４の半導体領域との間、及び前記第２のゲート電極と前記第５の半導体領域との間に設けられた第２のゲート絶縁膜と、
前記半導体層の中の前記第１の面の側に設けられ、前記第２の半導体領域、前記第３の半導体領域、前記第４の半導体領域、及び前記第５の半導体領域に接する少なくとも一つの第３のトレンチと、
前記少なくとも一つの第３のトレンチの中に設けられた第３のゲート電極と、
前記第３のゲート電極と前記第２の半導体領域との間、前記第３のゲート電極と前記第３の半導体領域との間、前記第３のゲート電極と前記第４の半導体領域との間、及び前記第３のゲート電極と前記第５の半導体領域との間に設けられた第３のゲート絶縁膜と、
前記半導体層に対し前記第１の面の側に設けられ、前記第４の半導体領域に接する第１の電極と、
前記半導体層に対し前記第２の面の側に設けられ、前記第１の半導体領域に接する第２の電極と、
前記半導体層に対し前記第１の面の側に設けられ、前記第１のゲート電極と電気的に接続された第１の電極パッドと、
前記半導体層に対し前記第１の面の側に設けられ、前記第２のゲート電極と電気的に接続された第２の電極パッドと、
前記半導体層に対し前記第１の面の側に設けられ、前記第３のゲート電極と電気的に接続された第３の電極パッドと、
を備え、
前記第５の半導体領域は、前記第１のトレンチに接する第１の部分と、前記第２のトレンチに接する第２の部分と、前記少なくとも一つの第３のトレンチに接する第３の部分と、を含み、
前記第３の部分の第２導電形不純物濃度は、前記第１の部分の第２導電形不純物濃度よりも高く、前記第３の部分の第２導電形不純物濃度は、前記第２の部分の第２導電形不純物濃度よりも高い半導体装置の駆動方法であって、
前記第２のゲート電極と前記第３のゲート電極は、異なる大きさのターンオフ電圧で制御される、半導体装置の駆動方法。
【請求項５】
前記第１の電極パッドに第１のターンオン電圧を印加し、
前記第２の電極パッドに第２のターンオン電圧を印加し、
前記第３の電極パッドに第３のターンオン電圧を印加し、
前記第１の電極パッドに前記第１のターンオン電圧を印加し、前記第２の電極パッドに前記第２のターンオン電圧を印加し、前記第３の電極パッドに前記第３のターンオン電圧を印加した後に、前記第３の電極パッドに第３のターンオフ電圧を印加し、
前記第３の電極パッドに前記第３のターンオフ電圧を印加した後に、前記第２の電極パッドに第２のターンオフ電圧を印加し、
前記第２の電極パッドに前記第２のターンオフ電圧を印加した後に、前記第１の電極パッドに第１のターンオフ電圧を印加する、請求項１乃至４のいずれか１項に記載の半導体装置の駆動方法。
【請求項６】
前記第２のターンオフ電圧は負電圧である、請求項５に記載の半導体装置の駆動方法。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置の駆動方法に関する。
続きを表示（約 2,900 文字）【背景技術】
【０００２】
電力用の半導体装置の一例として、ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ（ＩＧＢＴ）がある。ＩＧＢＴは、例えば、コレクタ電極上に、ｐ形のコレクタ領域、ｎ形のドリフト領域、ｐ形のベース領域が設けられる。そして、ｐ形のベース領域を貫通し、ｎ形のドリフト領域に達するトレンチ内に、ゲート絶縁膜を間に挟んでゲート電極が設けられる。さらに、ｐ形のベース領域表面のトレンチに隣接する領域に、エミッタ電極に接続されるｎ形のエミッタ領域が設けられる。
【０００３】
ＩＧＢＴでは、スイッチング損失を低減することが期待される。
【先行技術文献】
【特許文献】
【０００４】
特開２０２０－１６１７８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、スイッチング損失の低減を可能とする半導体装置の駆動方法を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置の駆動方法は、第１の面と、前記第１の面と対向する第２の面を有する半導体層と、前記半導体層の中に設けられた第１導電形の第１の半導体領域と、前記半導体層の中に設けられ、前記第１の半導体領域と前記第１の面との間に設けられた第２導電形の第２の半導体領域と、前記半導体層の中に設けられ、前記第２の半導体領域と前記第１の面との間に設けられた第１導電形の第３の半導体領域と、前記半導体層の中に設けられ、前記第３の半導体領域と前記第１の面との間に設けられた第２導電形の第４の半導体領域と、前記半導体層の中の前記第１の面の側に設けられ、前記第２の半導体領域、前記第３の半導体領域、及び前記第４の半導体領域に接する第１のトレンチと、前記第１のトレンチの中に設けられた第１のゲート電極と、前記第１のゲート電極と前記第２の半導体領域との間、前記第１のゲート電極と前記第３の半導体領域との間、及び前記第１のゲート電極と前記第４の半導体領域との間に設けられた第１のゲート絶縁膜と、前記半導体層の中の前記第１の面の側に設けられ、前記第２の半導体領域、前記第３の半導体領域、及び前記第４の半導体領域に接する第２のトレンチと、前記第２のトレンチの中に設けられた第２のゲート電極と、前記第２のゲート電極と前記第２の半導体領域との間、前記第２のゲート電極と前記第３の半導体領域との間、及び前記第２のゲート電極と前記第４の半導体領域との間に設けられた第２のゲート絶縁膜と、前記半導体層の中の前記第１の面の側に設けられ、前記第２の半導体領域、前記第３の半導体領域、及び前記第４の半導体領域に接する少なくとも一つの第３のトレンチと、前記少なくとも一つの第３のトレンチの中に設けられた第３のゲート電極と、前記第３のゲート電極と前記第２の半導体領域との間、前記第３のゲート電極と前記第３の半導体領域との間、及び前記第３のゲート電極と前記第４の半導体領域との間に設けられた第３のゲート絶縁膜と、前記半導体層に対し前記第１の面の側に設けられ、前記第４の半導体領域に接する第１の電極と、前記半導体層に対し前記第２の面の側に設けられ、前記第１の半導体領域に接する第２の電極と、前記半導体層に対し前記第１の面の側に設けられ、前記第１のゲート電極と電気的に接続された第１の電極パッドと、前記半導体層に対し前記第１の面の側に設けられ、前記第２のゲート電極と電気的に接続された第２の電極パッドと、前記半導体層に対し前記第１の面の側に設けられ、前記第３のゲート電極と電気的に接続された第３の電極パッドと、を備え、前記第１のゲート電極を有する第１のトランジスタと、前記第２のゲート電極を有する第２のトランジスタと、前記第３のゲート電極を有する第３のトランジスタを含み、前記第３のトランジスタの閾値電圧は、前記第１のトランジスタの閾値電圧より低く、前記第３のトランジスタの閾値電圧は、前記第２のトランジスタの閾値電圧より低い、半導体装置の駆動方法であって、前記第２のゲート電極と前記第３のゲート電極は、異なる大きさのターンオフ電圧で制御される前記第２のゲート電極と前記第３のゲート電極は、異なる大きさのターンオフ電圧で制御される。
【図面の簡単な説明】
【０００７】
第１の実施形態の半導体回路の模式図。
第１の実施形態の半導体装置の一部の模式断面図。
第１の実施形態の半導体装置の一部の模式上面図。
第１の実施形態の半導体装置の一部の模式断面図。
第１の実施形態の半導体装置の一部の拡大模式断面図。
第１の実施形態の半導体装置の駆動方法の説明図。
第１の実施形態の変形例の半導体装置の一部の拡大模式断面図。
第２の実施形態の半導体装置の一部の模式断面図。
第２の実施形態の半導体装置の一部の拡大模式断面図。
第３の実施形態の半導体装置の一部の模式断面図。
第３の実施形態の半導体装置の一部の拡大模式断面図。
第４の実施形態の半導体装置の一部の模式断面図。
第４の実施形態の半導体装置の一部の拡大模式断面図。
第５の実施形態の半導体装置の一部の模式断面図。
第５の実施形態の半導体装置の一部の模式上面図。
第５の実施形態の半導体装置の一部の模式断面図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
【０００９】
本明細書中、ｎ
＋
形、ｎ形、ｎ
－
形との表記がある場合、ｎ
＋
形、ｎ形、ｎ
－
形の順でｎ形不純物濃度が低くなっていることを意味する。また、ｐ
＋
形、ｐ形、ｐ
－
形の表記がある場合、ｐ
＋
形、ｐ形、ｐ
－
形の順で、ｐ形不純物濃度が低くなっていることを意味する。ｎ
＋
形、ｎ形、ｎ
－
形をまとめて単にｎ形と記載する場合がある。また、ｐ
＋
形、ｐ形、ｐ
－
形をまとめて単にｐ形と記載する場合がある。
【００１０】
本明細書中、ｎ形不純物濃度は、実際のｎ形不純物濃度を示すのではなく、補償後の実効的なｎ形不純物濃度を示す。同様に、ｐ形不純物濃度は、実際のｐ形不純物濃度を示すのではなく、補償後の実効的なｐ形不純物濃度を示す。例えば、実際のｎ形不純物濃度が、実際のｐ形不純物濃度よりも大きい場合は、実際のｎ形不純物濃度からｐ形不純物濃度を引いた濃度を、ｎ形不純物濃度とする。ｐ形不純物濃度についても同様である。
（【００１１】以降は省略されています）

関連特許