特許ウォッチ

公開番号2025161944
公報種別公開特許公報(A)
公開日2025-10-24
出願番号2025140679,2024198481
出願日2025-08-26,2012-04-10
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H10D 30/67 20250101AFI20251017BHJP()
要約【課題】回路面積を小さくする。
【解決手段】記憶データとしてデータを記憶するメモリセルと、出力信号線と、電圧が与
えられる配線と、を具備し、メモリセルは、記憶データと検索データの比較演算を行い、
演算結果に応じて導通状態又は非導通状態になる比較回路と、記憶データの書き込み及び
保持を制御する電界効果トランジスタと、を備え、比較回路が導通状態のときに、出力信
号線の電圧値が配線の電圧と同等の値になる記憶装置。
【選択図】図1
特許請求の範囲【請求項１】
第１のトランジスタと、第２のトランジスタと、を有し、
前記第１のトランジスタのソース電極又はドレイン電極の一方は、前記第２のトランジスタのゲート電極と常に導通している半導体装置であって、
前記第１のトランジスタは、酸化物半導体層にチャネル形成領域を有し、
前記第１のトランジスタのゲート電極としての機能を有する第１の導電層は、前記酸化物半導体層の上方に配置された領域を有し、
前記第１のトランジスタのソース電極又はドレイン電極の一方としての機能を有する第２の導電層は、前記酸化物半導体層の上方に配置された領域を有し、
前記第１のトランジスタのソース電極又はドレイン電極の他方としての機能を有する第３の導電層は、前記酸化物半導体層の上方に配置された領域を有し、
前記第１の導電層、前記第２の導電層及び前記第３の導電層は、第１の絶縁層の下方に配置された領域を有し、
前記第１の絶縁層を介して前記第２の導電層の上方に配置された領域を有する第４の導電層は、前記第２の導電層と常に導通しており、
前記第２のトランジスタのゲート電極としての機能を有する第５の導電層は、前記第２の導電層の下方に配置された領域を有し、
前記酸化物半導体層は、前記第５の導電層の側面と対向する領域を有する第２の絶縁層の、上方に配置された領域を有し、
前記第２の導電層のうち前記第４の導電層と接する領域は、前記第５の導電層との重なりを有する、
半導体装置。
続きを表示（約 1,000 文字）【請求項２】
第１のトランジスタと、第２のトランジスタと、容量素子と、を有し、
前記容量素子は、前記第２のトランジスタのゲート電極と常に導通しており、
前記第１のトランジスタのソース電極又はドレイン電極の一方は、前記第２のトランジスタのゲート電極と常に導通している半導体装置であって、
前記第１のトランジスタは、酸化物半導体層にチャネル形成領域を有し、
前記第１のトランジスタのゲート電極としての機能を有する第１の導電層は、前記酸化物半導体層の上方に配置された領域を有し、
前記第１のトランジスタのソース電極又はドレイン電極の一方としての機能を有する第２の導電層は、前記酸化物半導体層の上方に配置された領域を有し、
前記第１のトランジスタのソース電極又はドレイン電極の他方としての機能を有する第３の導電層は、前記酸化物半導体層の上方に配置された領域を有し、
前記第１の導電層、前記第２の導電層及び前記第３の導電層は、第１の絶縁層の下方に配置された領域を有し、
前記第１の絶縁層を介して前記第２の導電層の上方に配置された領域を有する第４の導電層は、前記第２の導電層と常に導通しており、
前記第２のトランジスタのゲート電極としての機能を有する第５の導電層は、前記第２の導電層の下方に配置された領域を有し、
前記酸化物半導体層は、前記第５の導電層の側面と対向する領域を有する第２の絶縁層の、上方に配置された領域を有し、
前記第２の導電層のうち前記第４の導電層と接する領域は、前記第５の導電層との重なりを有する、
半導体装置。
【請求項３】
請求項１又は請求項２において、
前記第１のトランジスタのチャネル長方向の断面視において、前記酸化物半導体層のうち前記第１の導電層と重なる領域は、前記酸化物半導体層のうち前記第２の導電層と重なる領域と離隔しており、
前記第１のトランジスタのチャネル長方向の断面視において、前記酸化物半導体層のうち前記第１の導電層と重なる領域は、前記酸化物半導体層のうち前記第３の導電層と重なる領域と離隔している、
半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記酸化物半導体層が有する酸化物半導体は、Ｉｎ－Ｏ系金属酸化物である、
半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の一態様は、記憶装置に関する。
続きを表示（約 1,000 文字）【背景技術】
【０００２】
近年、データの書き換えが可能な記憶装置の開発が進められている。
【０００３】
上記記憶装置としては、例えば連想メモリなどが挙げられる。
【０００４】
連想メモリとは、データの書き換えだけではなく、検索データに対して、メモリセルに記
憶されているデータがどのようなデータであるかを判別することが可能な記憶装置である
。
【０００５】
連想メモリは、例えばセットアソシアティブ方式のキャッシュメモリなどに用いられる。
セットアソシアティブ方式とは、複数のタグにより構成されるデータ格納構造であり、該
タグとして連想メモリが用いられる。上記キャッシュメモリに連想メモリを用いることに
より、ＣＰＵとキャッシュメモリとのデータ通信を速くすることができる。
【０００６】
また、連想メモリにおけるメモリセルは、例えばデータを保持する記憶回路、該記憶回路
に記憶されたデータと特定のデータを比較する複数の比較回路を用いて構成される（例え
ば特許文献１）。
【０００７】
特許文献１では、大小比較回路及び一致検出回路により複数ビットのデータについてもデ
ータの判別が可能である。
【先行技術文献】
【特許文献】
【０００８】
特開２００４－２９５９６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
従来の連想メモリでは、各メモリセルにおける回路面積が大きいといった問題があった。
例えば、特許文献１に示す連想メモリでは、各メモリセルのトランジスタの数が１１個と
多く、回路面積が大きい。
【００１０】
また、従来の連想メモリでは、オフ状態におけるトランジスタのリーク電流により、保持
状態におけるメモリセルに記憶されたデータが変動してしまうといった問題があった。例
えば、特許文献１に示す連想メモリでは、電源の供給を停止すると、トランジスタのリー
ク電流などによりデータが消失してしまう。そのため、データを保持している間は電源を
供給し続けなければならず、消費電力が高くなってしまう。
（【００１１】以降は省略されています）

関連特許