特許ウォッチ

公開番号2025161543
公報種別公開特許公報(A)
公開日2025-10-24
出願番号2024064829
出願日2024-04-12
発明の名称量子コンピュータ制御装置、量子コンピュータ制御システムおよび量子コンピュータ制御方法
出願人アンリツ株式会社
代理人弁理士法人有我国際特許事務所
主分類H04L 7/00 20060101AFI20251017BHJP(電気通信技術)
要約【課題】クロック同期の精度と同程度まで時刻同期の精度を向上することができる量子コンピュータ制御装置を提供する。
【解決手段】量子ビットを制御するための制御装置100であって、時刻を示す時刻カウンタ160と、基準クロックを入力し、基準クロックに同期したクロックを制御装置内外の構成要素に分配するクロック分配器130と、基準トリガ信号を入力し、基準トリガ信号を基に時刻設定された時刻カウンタが示す時刻を基に、制御装置内外の構成要素にトリガ信号を分配するトリガ信号分配器140と、を備え、トリガ信号分配器は、クロックのタイミングで基準トリガ信号をサンプリングし、基準トリガ信号をサンプリングしたタイミングで時刻カウンタが示す時刻に基準トリガ信号のレイテンシを加えた時刻を時刻カウンタに設定する。
【選択図】図1
特許請求の範囲【請求項１】
量子ビットを制御するための第１および第２の制御装置（１００，２００）を含む制御システム（２）であって、
前記第１の制御装置は、
時刻を示す第１の時刻カウンタ（１６０）と、
前記第１の制御装置内外の構成要素に第１のクロックを分配する第１のクロック分配器（１３０）と、
前記第１の時刻カウンタが示す時刻を基に、前記第１の制御装置内外の構成要素に第１のトリガ信号を分配する第１のトリガ信号分配器（１４０）と、を備え、
前記第２の制御装置は、
時刻を示す第２の時刻カウンタ（２６０）と、
前記第１のクロック分配器に接続され、前記第１のクロック分配器が分配する前記第１のクロックに同期した第２のクロックを前記第２の制御装置内の構成要素に分配する第２のクロック分配器（２３０）と、
前記第１のトリガ信号分配器に接続され、前記第１のトリガ信号分配器が分配する前記第１のトリガ信号を一定のレイテンシ後に受信するとともに、前記第２の時刻カウンタが示す時刻を基に、前記第２の制御装置内の構成要素に第２のトリガ信号を分配する第２のトリガ信号分配器（２４０）と、
を備え、
前記第２のトリガ信号分配器は、前記第２のクロックのタイミングで前記第１のトリガ信号をサンプリングし、前記第１のトリガ信号をサンプリングしたタイミングで前記第１の時刻カウンタが示す時刻に前記レイテンシを加えた時刻を前記第２の時刻カウンタに設定する、制御システム。
続きを表示（約 3,200 文字）【請求項２】
量子ビットを制御するための第１および第２の制御装置（１００，２００）を含む制御システム（２）であって、
前記第１の制御装置は、
時刻を示す第１の時刻カウンタ（１６０）と、
前記第１の制御装置内外の構成要素に第１のクロックを分配する第１のクロック分配器（１３０）と、
前記第１の時刻カウンタが示す時刻を基に、前記第１の制御装置内外の構成要素に第１のトリガ信号を分配する第１のトリガ信号分配器（１４０）と、を備え、
前記第２の制御装置は、
時刻を示す第２の時刻カウンタ（２６０）と、
前記第１のクロック分配器に接続され、前記第１のクロック分配器が分配する前記第１のクロックに同期した第２のクロックを前記第２の制御装置内の構成要素に分配する第２のクロック分配器（２３０）と、
前記第１のトリガ信号分配器に接続され、前記第１のトリガ信号分配器が分配する前記第１のトリガ信号を一定のレイテンシ後に受信するとともに、前記第２の時刻カウンタが示す時刻を基に、前記第２の制御装置内の構成要素に第２のトリガ信号を分配する第２のトリガ信号分配器（２４０）と、
を備え、
前記第１のトリガ信号分配器は、前記第１のトリガ信号および第１のタイムスタンプを前記第２のトリガ信号分配器に送信し、
前記第２のトリガ信号分配器は、前記第２のクロックのタイミングで前記第１のトリガ信号をサンプリングし、前記第１のトリガ信号をサンプリングしたタイミングで前記第１のタイムスタンプに前記レイテンシを加えた第２のタイムスタンプを前記第２の時刻カウンタに設定する、制御システム。
【請求項３】
前記第１の制御装置は、前記第１のトリガ信号分配器から前記第２のトリガ信号分配器にトリガ信号を送信するのに要するレイテンシを測定するレイテンシ測定部（１１４）をさらに備える、請求項１または２に記載の制御システム。
【請求項４】
前記第１および第２の制御装置内の構成要素は、前記量子ビットを制御するための高周波無線信号を送信および受信するための第１および第２の送受信部（１２０，２２０）をそれぞれ含み、
前記第１および第２の送受信部はそれぞれ、ベースバンド信号を処理するベースバンド回路（５０）と前記ベースバンド信号と高周波無線信号との変換を行うＲＦ回路（６０）とを備え、
前記ベースバンド回路は、前記ベースバンド信号をデジタルで処理するデジタル処理回路（５２）と、前記ベースバンド信号をデジタル信号とアナログ信号との間で変換を行うデジタルアナログ変換回路（５４）とを備え、
前記第１および第２のトリガ信号は、前記デジタルアナログ変換回路に送られ、デジタル信号とアナログ信号との間での変換のトリガとして用いられる、請求項１または２に記載の制御システム。
【請求項５】
前記第１および第２のトリガ信号分配器と前記デジタル処理回路とは、ＦＰＧＡで構成される、請求項４に記載の測定システム。
【請求項６】
第１および第２の制御装置（１００，２００）を用いて量子ビットを制御する制御方法であって、
前記第１の制御装置において、
前記第１の制御装置内外の構成要素に第１のクロックを分配する第１のクロック分配ステップと、
前記第１の制御装置の時刻を基に、前記第１の制御装置内外の構成要素に第１のトリガ信号を分配する第１のトリガ信号分配ステップと、を備え、
前記第２の制御装置において、
前記第１のクロック分配ステップにて分配される前記第１のクロックに同期した第２のクロックを前記第２の制御装置内の構成要素に分配する第２のクロック分配ステップと、
前記第１のトリガ信号分配ステップにて分配される前記第１のトリガ信号を一定のレイテンシ後に受信するとともに、前記第２の制御装置の時刻を基に、前記第２の制御装置内の構成要素に第２のトリガ信号を分配する第２のトリガ信号分配ステップと、
を含み、
前記第２のトリガ信号分配ステップでは、前記第２のクロックのタイミングで前記第１のトリガ信号をサンプリングし、前記第１のトリガ信号をサンプリングしたタイミングで前記第１の制御装置の時刻に前記レイテンシを加えた時刻を前記第２の制御装置の時刻として設定する、制御方法。
【請求項７】
第１および第２の制御装置（１００，２００）を用いて量子ビットを制御する制御方法であって、
前記第１の制御装置において、
前記第１の制御装置内外の構成要素に第１のクロックを分配する第１のクロック分配ステップと、
前記第１の制御装置の時刻を基に、前記第１の制御装置内外の構成要素に第１のトリガ信号を分配する第１のトリガ信号分配ステップと、を備え、
前記第２の制御装置において、
前記第１のクロック分配ステップにて分配される前記第１のクロックに同期した第２のクロックを前記第２の制御装置内の構成要素に分配する第２のクロック分配ステップと、
前記第１のトリガ信号分配ステップにて分配される前記第１のトリガ信号を一定のレイテンシ後に受信するとともに、前記第２の制御装置の時刻を基に、前記第２の制御装置内の構成要素に第２のトリガ信号を分配する第２のトリガ信号分配ステップと、
を含み、
前記第１のトリガ信号分配ステップでは、前記第１のトリガ信号および第１のタイムスタンプを前記第２の制御装置に送信し、
前記第２のトリガ信号分配ステップでは、前記第２のクロックのタイミングで前記第１のトリガ信号をサンプリングし、前記第１のトリガ信号をサンプリングしたタイミングで前記第１のタイムスタンプに前記レイテンシを加えた第２のタイムスタンプを前記第２の制御装置の時刻として設定する、制御方法。
【請求項８】
量子ビットを制御するための制御装置（１００）であって、
時刻を示す時刻カウンタ（１６０）と、
基準クロックを入力し、前記基準クロックに同期したクロックを前記制御装置内外の構成要素に分配するクロック分配器（１３０）と、
基準トリガ信号を入力し、前記基準トリガ信号を基に時刻設定された前記時刻カウンタが示す時刻を基に、前記制御装置内外の構成要素にトリガ信号を分配するトリガ信号分配器（１４０）と、を備え、
前記トリガ信号分配器は、前記クロックのタイミングで前記基準トリガ信号をサンプリングし、前記基準トリガ信号をサンプリングしたタイミングで前記時刻カウンタが示す時刻に前記基準トリガ信号のレイテンシを加えた時刻を前記時刻カウンタに設定することを特徴とする制御装置。
【請求項９】
量子ビットを制御するための制御装置（１００）であって、
時刻を示す時刻カウンタ（１６０）と、
基準クロックを入力し、前記基準クロックに同期したクロックを前記制御装置内外の構成要素に分配するクロック分配器（１３０）と、
基準トリガ信号および基準タイムスタンプを入力し、前記基準トリガ信号および前記基準タイムスタンプを基に時刻設定された前記時刻カウンタが示す時刻を基に、前記制御装置内外の構成要素にトリガ信号およびタイムスタンプを分配するトリガ信号分配器（１４０）と、を備え、
前記トリガ信号分配器は、前記クロックのタイミングで前記基準トリガ信号をサンプリングし、前記基準トリガ信号をサンプリングしたタイミングで前記タイムスタンプに前記基準トリガ信号のレイテンシを加えたタイムスタンプを前記時刻カウンタに設定することを特徴とする制御装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、量子コンピュータ制御装置、量子コンピュータ制御システムおよび量子コンピュータ制御方法に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
量子コンピュータは、個別の量子ビットに対して、あるいは連携させた複数の量子ビットに対してゲート操作を順番に施すことによって計算を行うようになっている。このゲート操作を制御するために、量子コンピュータ制御装置が用いられている（例えば、特許文献１参照）。
【０００３】
特許文献１には、ゲート操作を行うためにアナログ回路、発振回路、およびベースバンド回路を１台の制御装置内に納め、ベースバンド回路に対するアナログ回路と発振回路とを統合することで、制御装置のユーザビリティ、スケーラビリティ、ロバスト性を高めることが開示されている。
【０００４】
現状では量子コンピュータが扱える量子ビット数は、数十程度であるが、今後は扱うことのできる量子ビット数の増加が見込まれている。量子コンピュータの大規模化に伴って、量子コンピュータ制御装置を複数台組み合わせて１台の量子コンピュータを制御する必要性が生まれている。
【先行技術文献】
【特許文献】
【０００５】
特開２０２３－０６７６０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
量子コンピュータでは量子ビットに対してゲート操作を順番に施すことで計算を行うが、計算に必要な量子ビット数は、１台の制御装置で制御できる量子ビット数を上回ることもある。その場合には、複数台の制御装置を組み合わせて制御システムを構成し、１台の量子コンピュータを制御することになる。そのため、複数の制御装置からなる制御システムの全体としてゲート操作を行う時間を管理しなければならない。例えば、超伝導量子ビットのゲート操作時間は１０ｎｓから１５０ｎｓ程度であることから、制御装置および制御システムは少なくともｎｓよりも小さい単位で時刻同期を行う必要がある。
【０００７】
しかしながら、時刻同期の方法として一般的に用いられているものでは、最も精度が良くても数μｓ程度であり、量子計算に求められる精度を満たしていないという課題がある。
【０００８】
本発明は、上述のような課題を解決するためになされたものであって、クロック同期の精度と同程度まで時刻同期の精度を向上することができる量子コンピュータ制御装置、量子コンピュータ制御システムおよび量子コンピュータ制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る量子コンピュータ制御システム（以下、制御システムともいう）は、上記目的達成のため、量子ビットを制御するための第１および第２の制御装置（１００，２００）を含む制御システム（２）であって、前記第１の制御装置は、時刻を示す第１の時刻カウンタ（１６０）と、前記第１の制御装置内外の構成要素に第１のクロックを分配する第１のクロック分配器（１３０）と、前記第１の時刻カウンタが示す時刻を基に、前記第１の制御装置内外の構成要素に第１のトリガ信号を分配する第１のトリガ信号分配器（１４０）と、を備え、前記第２の制御装置は、時刻を示す第２の時刻カウンタ（２６０）と、前記第１のクロック分配器に接続され、前記第１のクロック分配器が分配する前記第１のクロックに位相同期した第２のクロックを前記第２の制御装置内の構成要素に分配する第２のクロック分配器（２３０）と、前記第１のトリガ信号分配器に接続され、前記第１のトリガ信号分配器が分配する前記第１のトリガ信号を一定のレイテンシ後に受信するとともに、前記第２の時刻カウンタが示す時刻を基に、前記第２の制御装置内の構成要素に第２のトリガ信号を分配する第２のトリガ信号分配器（２４０）と、を備え、前記第２のトリガ信号分配器は、前記第２のクロックのタイミングで前記第１のトリガ信号をサンプリングし、前記第１のトリガ信号をサンプリングしたタイミングで前記第１の時刻カウンタが示す時刻に前記レイテンシを加えた時刻を前記第２の時刻カウンタに設定することを特徴とする。
【００１０】
上述のように、本発明の制御システムは、第２のトリガ信号分配器が、第２のクロックのタイミングで第１のトリガ信号をサンプリングし、第１のトリガ信号をサンプリングしたタイミングで第１の時刻カウンタが示す時刻にレイテンシを加えた時刻を第２の時刻カウンタに設定するようになっている。第２のトリガ信号分配器が、第２のクロックのタイミングで第１のトリガ信号をサンプリングすることにより、レイテンシをナノ秒オーダー（～ｎｓ）に量子化することができる。さらに、第１のトリガ信号をサンプリングしたタイミングで第１の時刻カウンタが示す時刻にレイテンシを加えた時刻を第２の時刻カウンタに設定することにより、レイテンシ分の誤差を補正することができる。この構成により、クロック同期の精度と同程度まで時刻同期の精度を向上させることができる。
（【００１１】以降は省略されています）

関連特許