特許ウォッチ

公開番号2025160007
公報種別公開特許公報(A)
公開日2025-10-22
出願番号2024062947
出願日2024-04-09
発明の名称半導体装置及びその製造方法
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H10D 30/66 20250101AFI20251015BHJP()
要約【課題】閾値電圧の変動を抑制できる半導体装置及びその製造方法を提供する。
【解決手段】実施形態に係る半導体装置は、第1電極、第1導電形の第1半導体領域、第2導電形の第2半導体領域、第1導電形の第3半導体領域、ゲート電極、金属層、及び第2電極を備える。第1半導体領域は、第1電極の上に設けられ、第1電極と電気的に接続されている。第2半導体領域は、第1半導体領域の上に設けられている。第3半導体領域は、第2半導体領域の上に設けられている。ゲート電極は、第1電極から第1半導体領域に向かう第1方向に垂直な第2方向において、ゲート絶縁層を介して、第2半導体領域と対面する。金属層は、ゲート電極の上に第1絶縁層を介して設けられ、チタン、ランタン、及びバナジウムからなる群より選択される1つ以上を含む。第2電極は、金属層の上に第2絶縁層を介して設けられ、第2及び第3半導体領域と電気的に接続されている。
【選択図】図1
特許請求の範囲【請求項１】
第１電極と、
前記第１電極の上に設けられ、前記第１電極と電気的に接続された第１導電形の第１半導体領域と、
前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、
前記第２半導体領域の上に設けられた第１導電形の第３半導体領域と、
前記第１電極から前記第１半導体領域に向かう第１方向に垂直な第２方向において、ゲート絶縁層を介して、前記第２半導体領域と対面するゲート電極と、
前記ゲート電極の上に第１絶縁層を介して設けられ、チタン、ランタン、及びバナジウムからなる群より選択される１つ以上を含む金属層と、
前記金属層の上に第２絶縁層を介して設けられ、前記第２半導体領域及び前記第３半導体領域と電気的に接続された第２電極と、
を備えた半導体装置。
続きを表示（約 850 文字）【請求項２】
前記金属層は、前記ゲート電極及び前記第２電極から電気的に分離されている、請求項１に記載の半導体装置。
【請求項３】
前記金属層の電位は、フローティングである、請求項１に記載の半導体装置。
【請求項４】
前記ゲート電極と前記金属層との間の前記第１方向における距離は、前記金属層と前記第２電極との間の前記第１方向における距離よりも短い、請求項１～３のいずれか１つに記載の半導体装置。
【請求項５】
前記金属層の上端は、前記第３半導体領域の上端よりも下方に位置する、請求項１～３のいずれか１つに記載の半導体装置。
【請求項６】
前記第２電極は、前記第２半導体領域及び前記第３半導体領域と接するチタン層を含む、請求項１～３のいずれか１つに記載の半導体装置。
【請求項７】
前記金属層はチタンを含む、請求項１～３のいずれか１つに記載の半導体装置。
【請求項８】
前記第１半導体領域の中に第１絶縁部を介して設けられた導電部をさらに備え、
前記ゲート電極は、前記導電部の上に第２絶縁部を介して設けられている、請求項１～３のいずれか１つに記載の半導体装置。
【請求項９】
第１導電形の第１半導体領域と、
前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、
前記第２半導体領域の上に設けられた第１導電形の第３半導体領域と、
前記第１半導体領域から前記第２半導体領域に向かう第１方向に垂直な第２方向において、ゲート絶縁層を介して、前記第２半導体領域と対面するゲート電極と、
を含む構造体に対して、第１絶縁層を介して前記ゲート電極の上に、チタン、ランタン、及びバナジウムからなる群より選択される１つ以上を含む金属層を形成し、
前記金属層の上に第２絶縁層を形成し、
前記第２絶縁層の上に電極を形成する、半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置及びその製造方法に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
Metal-Oxide-Semiconductor Field Effect Transistor（ＭＯＳＦＥＴ）などの半導体装置は、電力変換等の用途に用いられる。半導体装置は、ゲート電極に閾値よりも大きい電圧を印加することで、オン状態に切り替えることができる。半導体装置の閾値電圧の変動は、小さいことが望ましい。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－４８３３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、閾値電圧の変動を抑制できる半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１電極と、第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、第１導電形の第３半導体領域と、ゲート電極と、金属層と、第２電極と、を備える。前記第１半導体領域は、前記第１電極の上に設けられ、前記第１電極と電気的に接続されている。前記第２半導体領域は、前記第１半導体領域の上に設けられている。前記第３半導体領域は、前記第２半導体領域の上に設けられている。前記ゲート電極は、前記第１電極から前記第１半導体領域に向かう第１方向に垂直な第２方向において、ゲート絶縁層を介して、前記第２半導体領域と対面する。前記金属層は、前記ゲート電極の上に第１絶縁層を介して設けられ、チタン、ランタン、及びバナジウムからなる群より選択される１つ以上を含む。前記第２電極は、前記金属層の上に第２絶縁層を介して設けられ、前記第２半導体領域及び前記第３半導体領域と電気的に接続されている。
【図面の簡単な説明】
【０００６】
図１は、実施形態に係る半導体装置を示す斜視断面図である。
図２は、実施形態に係る半導体装置の一部を拡大した断面図である。
図３（ａ）及び図３（ｂ）は、実施形態に係る半導体装置の製造方法を示す断面図である。
図４（ａ）及び図４（ｂ）は、実施形態に係る半導体装置の製造方法を示す断面図である。
図５（ａ）及び図５（ｂ）は、実施形態に係る半導体装置の製造方法を示す断面図である。
図６は、実施形態の変形例に係る半導体装置を示す斜視断面図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施形態について図面を参照しつつ説明する。図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下の説明において、ｎ
＋
、ｎ
－
及びｐ
＋
、ｐの表記は、各導電形における不純物濃度の相対的な高低を表す。すなわち、「＋」が付されている表記は、「＋」及び「－」のいずれも付されていない表記よりも不純物濃度が相対的に高く、「－」が付されている表記は、いずれも付されていない表記よりも不純物濃度が相対的に低いことを示す。これらの表記は、それぞれの領域にｐ形不純物とｎ形不純物の両方が含まれている場合には、それらの不純物が補償しあった後の正味の不純物濃度の相対的な高低を表す。
以下で説明する各実施形態について、各半導体領域のｐ形とｎ形を反転させて各実施形態を実施してもよい。
【０００８】
図１は、実施形態に係る半導体装置を示す斜視断面図である。
図１に示すように、実施形態に係る半導体装置１００は、ｎ
－
形（第１導電形）ドリフト領域１（第１半導体領域）、ｐ形（第２導電形）ベース領域２（第２半導体領域）、ｎ
＋
形ソース領域３（第３半導体領域）、ｐ
＋
形コンタクト領域４、ｎ
＋
形ドレイン領域５、導電部１１、ゲート電極１２、ゲート絶縁層１２ａ、金属層１３、第１絶縁部２１、第２絶縁部２２、第１絶縁層３１、第２絶縁層３２、ドレイン電極４１（第１電極）、及びソース電極４２（第２電極）を備える。半導体装置１００は、ＭＯＳＦＥＴである。
【０００９】
実施形態の説明では、ＸＹＺ直交座標系を用いる。ドレイン電極４１からｎ
－
形ドリフト領域１に向かう方向をＺ方向（第１方向）とする。Ｚ方向に対して垂直であり、相互に直交する二方向をＸ方向（第２方向）及びＹ方向とする。また、説明のために、ドレイン電極４１からｎ
－
形ドリフト領域１に向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、ドレイン電極４１とｎ
－
形ドリフト領域１との相対的な位置関係に基づき、重力の方向とは無関係である。
【００１０】
ドレイン電極４１は、半導体装置１００の下部に設けられている。ｎ
＋
形ドレイン領域５は、ドレイン電極４１の上に設けられ、ドレイン電極４１と電気的に接続されている。ｎ
－
形ドリフト領域１は、ｎ
＋
形ドレイン領域５の上に設けられている。ｎ
－
形ドリフト領域１におけるｎ形不純物濃度は、ｎ
＋
形ドレイン領域５におけるｎ形不純物濃度よりも低い。
（【００１１】以降は省略されています）

関連特許