特許ウォッチ

公開番号2025146452
公報種別公開特許公報(A)
公開日2025-10-03
出願番号2024047251
出願日2024-03-22
発明の名称半導体装置
出願人ローム株式会社
代理人個人,個人,個人
主分類H01L 25/00 20060101AFI20250926BHJP(基本的電気素子)
要約【課題】耐性を向上可能な半導体装置を提供する。
【解決手段】
半導体装置は、半導体基板1と、半導体基板1上に設けられた絶縁層2と、前記絶縁層2内に埋設された抵抗器Rと、抵抗器Rの周囲に設けられた導電性の第1リング1Rと、絶縁層2内に設けられ、絶縁層2の厚み方向に、半導体基板1と第1リング1Rとを接続する第2リングTIVと、を備える。
【選択図】図11
特許請求の範囲【請求項１】
半導体基板と、
前記半導体基板上に設けられた絶縁層と、
前記絶縁層内に埋設された抵抗器と、
前記抵抗器の周囲に設けられた導電性の第１リングと、
前記絶縁層内に設けられ、前記絶縁層の厚み方向に、前記半導体基板と前記第１リングとを接続する第２リングと、
を備える半導体装置。
続きを表示（約 890 文字）【請求項２】
前記第２リングは、導電材料を含む、
請求項１に記載の半導体装置。
【請求項３】
前記第２リングは、Ｃｕ、Ｗ、Ａｌ、Ｓｉ及びＴｉＮからなる群から選択される少なくとも１種の導電材料を含む、
請求項１に記載の半導体装置。
【請求項４】
前記第２リングは、
Ｃｕ又はＷを含むコア材料と、
前記コア材料を挟み、ＴａＮ又はＴｉＮを含む周辺材料と、
備える、
請求項１に記載の半導体装置。
【請求項５】
前記第２リングは、
Ａｌを含む本体材料と、
前記本体材料の上部又は下部に位置し、ＴｉＮを含む保護材料と、
を備える、
請求項１に記載の半導体装置。
【請求項６】
前記第２リングは、ＳｉＮ、ＳｉＣＯＮ、及びＳｉＣからなる群から選択される少なくとも１種の防水材料を含む、
請求項１に記載の半導体装置。
【請求項７】
前記半導体基板に設けられた処理回路と、
前記絶縁層内に設けられ、前記抵抗器と前記処理回路を電気的に接続する内部配線と、
を備える、
請求項２に記載の半導体装置。
【請求項８】
平面視において、前記第２リングは、前記抵抗器及び前記処理回路を囲んでいる、
請求項７に記載の半導体装置。
【請求項９】
前記第２リングは、前記絶縁層の厚み方向に沿って積層された複数のリングを備える、
請求項１～請求項８のいずれか一項に記載の半導体装置。
【請求項１０】
半導体基板と、
前記半導体基板上に設けられた絶縁層と、
前記絶縁層内に埋設された抵抗器と、
前記抵抗器の周囲に設けられた導電性の第１リングと、
前記絶縁層内に設けられ、前記絶縁層の厚み方向に、前記半導体基板と前記第１リングとを接続する導電材料と、
を備える半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
特許文献１は、複数の抵抗素子を備えた半導体装置を開示している。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０２３／０８５０２６号
【０００４】
［概要］
本開示は、耐性を向上可能な半導体装置を提供する。
【０００５】
本開示の半導体装置は、半導体基板と、前記半導体基板上に設けられた絶縁層と、前記絶縁層内に埋設された抵抗器と、前記抵抗器の周囲に設けられた導電性の第１リングと、前記絶縁層内に設けられ、前記絶縁層の厚み方向に、前記半導体基板と前記第１リングとを接続する第２リングと、を備えている。
【図面の簡単な説明】
【０００６】
図１は、半導体パッケージの平面図である。
図２は、抵抗チップ及び増幅器チップの回路図である。
図３は、入力電圧ＨＶ（ｋＶ）と出力電圧Ｖｏｕｔ（Ｖ）の関係を示すグラフである。
図４は、抵抗チップ及び増幅器チップの平面構成を示す図である。
図５は、抵抗チップの縦断面構成を示す図である。
図６は、抵抗チップの縦断面構成を示す図である。
図７は、複合した抵抗チップの平面構成を示す図である。
図８は、複合した抵抗チップの縦端面構成を示す図である。
図９は、複合した抵抗チップの縦端面構成を示す図である。
図１０は、複合した抵抗チップの縦端面構成を示す図である。
図１１は、複合した抵抗チップの縦端面構成を示す図である。
図１２は、抵抗チップに形成された分圧回路の電気的接続関係を説明するための平面構成を示す図である。
図１３は、抵抗チップに形成された分圧回路における抵抗部分の詳細構造の一例を示す図である。
図１４は、図１３におけるＡ－Ａ線に沿った部分の縦断面構成を示す図である。
図１５は、図１３におけるＢ－Ｂ線に沿った部分の縦断面構成を示す図である。
図１６は、図１３におけるＣ－Ｃ線に沿った部分の縦断面構成を示す図である。
図１７は、図１３におけるＤ－Ｄ線に沿った部分の縦断面構成を示す図である。
図１８は、容量結合型のダミー配線の第１電極近傍の平面図（図１８（Ａ））と、電気的接続型のダミー配線の第１電極近傍の平面図（図１８（Ｂ））である。
図１９は、容量結合型のダミー配線を備えた抵抗チップの平面図である。
図２０は、電気的接続型のダミー配線を備えた抵抗チップの平面図である。
図２１は、第１構造を有する第２リングＴＩＶの縦断面図（図２１（Ａ））、第２構造を有する第２リングＴＩＶの縦断面図（図２１（Ｂ））である。
【０００７】
［詳細な説明］
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附することとし、重複する説明は省略する。
【０００８】
図１は、半導体パッケージの平面図である。なお、同図では、上部の蓋材を除いた状態が示されている。
【０００９】
半導体パッケージ１００は、凹部Ｄ１を有するケース１０１を備えている。ケース１０１は、樹脂又はセラミックなどの絶縁性材料からなる。ＸＹＺ三次元直交座標系を設定する。半導体パッケージ１００の厚み方向をＺ軸方向とし、Ｚ軸方向に垂直な方向をＸ軸方向とし、Ｚ軸及びＸ軸の双方に垂直な方向をＹ軸方向とする。Ｚ軸の正方向は、凹部Ｄ１の深さ方向（下方向）とする。
【００１０】
半導体パッケージ１００は、凹部Ｄ１内の第１ダイパッド１１０上に配置された抵抗チップ１０（半導体装置）と、凹部Ｄ１内の第２ダイパッド１２０上に配置された増幅器チップ２０（半導体装置）とを備えている。半導体パッケージ１００の凹部Ｄ１の開口端は、図示しない蓋材で封止され、凹部Ｄ１内は密閉空間とされている。蓋材の材料は樹脂等の絶縁材料とすることができ、凹部Ｄ１内は気体を充填してもよく、絶縁材料を充填してもよい。第１ダイパッド１１０及び第２ダイパッド１２０には、リードフレームを介して、グランド電位（ＧＮＤ）が与えられる。
（【００１１】以降は省略されています）

関連特許