特許ウォッチ

公開番号2025146499
公報種別公開特許公報(A)
公開日2025-10-03
出願番号2024047323
出願日2024-03-22
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類G06F 13/36 20060101AFI20250926BHJP(計算;計数)
要約【課題】通信速度が異なる2以上の半導体チップを含む半導体装置の処理性能の低下を抑制する半導体装置を提供する。
【解決手段】半導体装置は、第1のバスを備える第1の半導体チップに設けられ、前記第1の半導体チップ上の特定回路の周囲に設けられている第1の周辺回路と、前記第1の周辺回路に設けられているレジスタと、通信速度が前記第1のバスの通信速度以上の第2のバスを備える第2の半導体チップに設けられ、前記第2の半導体チップ上の特定回路の周囲に設けられている第2の周辺回路と、前記レジスタに保持されるデータに応じた信号を、前記第2の周辺回路に伝送する1又は複数の信号線と、を備え、前記レジスタに保持されるデータは、前記第1のバスを介さずに、1又は複数の前記信号線を介して、前記第2の周辺回路に伝送される。
【選択図】図2
特許請求の範囲【請求項１】
第１のバスを備える第１の半導体チップに設けられ、前記第１の半導体チップ上の特定回路の周囲に設けられている第１の周辺回路と、
前記第１の周辺回路に設けられているレジスタと、
通信速度が前記第１のバスの通信速度以上の第２のバスを備える第２の半導体チップに設けられ、前記第２の半導体チップ上の特定回路の周囲に設けられている第２の周辺回路と、
前記レジスタに保持されるデータに応じた信号を、前記第２の周辺回路に伝送する１又は複数の信号線と、
を備え、
前記レジスタに保持されるデータは、前記第１のバスを介さずに、１又は複数の前記信号線を介して、前記第２の周辺回路に伝送される、半導体装置。
続きを表示（約 400 文字）【請求項２】
前記第２の半導体チップに設けられ、前記第２の周辺回路に保持されたデータを、前記第２のバスを介して読み出す回路を備える、請求項１に記載の半導体装置。
【請求項３】
前記第１の半導体チップに設けられ、前記レジスタに保持されるデータを時分割し、時分割した当該データを１又は複数の前記信号線を介して、前記第２の周辺回路に転送する第１の転送回路と、
前記第１の転送回路から転送されたデータから、前記レジスタに保持されるデータを復元し、復元した当該データを前記第２の周辺回路に転送する第２の転送回路と、を備える、請求項１に記載の半導体装置。
【請求項４】
前記第１の半導体チップは第１の半導体チップであり、
前記第２の半導体チップは、１又は複数の前記信号線を介して前記第１の半導体チップに接続する第２の半導体チップである、請求項１に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
特許文献１に開示される半導体装置の例であるマルチダイパッケージ（チップ）は、複数のダイ（半導体チップ）がデータを通信するためチップ間信号線で接続されている。
【先行技術文献】
【特許文献】
【０００３】
特表２０１８－５１０５１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えば、共通利用する先端プロセスのダイに、１又は複数のレガシープロセスのダイを組み合わせる場合、一般的に、先端プロセスのダイに設けられている通信バスの通信速度（転送速度）は、レガシープロセスのダイに設けられている通信バスの通信速度（転送速度）を比べて早い。このため、これらの通信速度の違いに起因し、つまりレガシープロセスのダイの通信速度に起因し、チップ全体の処理性能が低下するおそれがある。従って、従来技術は、通信速度が異なる２以上の半導体チップを含む半導体装置の処理性能の低下を抑制する上で改善の余地がある。
【０００５】
本開示は、上記の事情を踏まえ、通信速度が異なる２以上の半導体チップを含む半導体装置の処理性能の低下を抑制する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本開示にかかる半導体装置は、第１のバスを備える第１の半導体チップに設けられ、前記第１の半導体チップ上の特定回路の周囲に設けられている第１の周辺回路と、前記第１の周辺回路に設けられているレジスタと、通信速度が前記第１のバスの通信速度以上の第２のバスを備える第２の半導体チップに設けられ、前記第２の半導体チップ上の特定回路の周囲に設けられている第２の周辺回路と、前記レジスタに保持されるデータに応じた信号を、前記第２の周辺回路に伝送する１又は複数の信号線と、を備え、前記レジスタに保持されるデータは、前記第１のバスを介さずに、１又は複数の前記信号線を介して、前記第２の周辺回路に伝送される。
【図面の簡単な説明】
【０００７】
図１Ａは本開示の実施形態にかかる半導体装置１００の外観図である。
図１Ｂは本開示の実施形態にかかる半導体装置１００のハードウエア構成図である。
図２は本開示の実施形態にかかる半導体装置１００が備える回路の具体例を示す図である。
図３Ａは第１の周辺回路１１のバスＩ／Ｆの構成例を示す図である。
図３Ｂは第２の周辺回路２１の構成例を示す図である。
本開示の半導体装置１００の動作を説明するための図である。
本開示の半導体装置１００の動作を説明するための図である。
図５は比較例にかかる半導体装置１００Ａの構成例を示す図である。
図６は比較例にかかる半導体装置１００Ａの第１の周辺回路１１Ａの構成例を示す図である。
図７は比較例にかかる半導体装置１００Ａの動作を説明するための図である。
図８は変形例にかかる半導体装置１００－１の構成例を示す図である。
図９Ａは変形例にかかる半導体装置１００－１が備える第１の半導体チップ１０１－１と第１の転送回路１４との接続関係を示す図である。
図９Ｂは変形例にかかる半導体装置１００－１が備える第２の半導体チップ１０２－１と第２の転送回路２６との接続関係を示す図である。
図１０Ａは変形例にかかる半導体装置１００－１の動作を説明するための図である。
図１０Ｂは変形例にかかる半導体装置１００－１の動作を説明するための図である。
図１１Ａは第１の転送回路１４の構成例を示す図である。
図１１Ｂは第２の転送回路２６の構成例を示す図である。
図１１Ｃは送信優先制御部１の構成図である。
図１２Ａはグループの送信優先順について説明するための図である。
図１２Ｂは変化した信号を含むグループを示す信号の値の具体例を説明するための図である。
【発明を実施するための形態】
【０００８】
以下、実施形態を図面に基づいて説明する。なお、同一の機能や構成には、同一又は類似の符号を付して、その説明を適宜省略する。
【０００９】
（実施形態）
図１Ａは本開示の実施形態にかかる半導体装置１００の外観図である。図１Ｂは本開示の実施形態にかかる半導体装置１００のハードウエア構成の概略図である。図２は本開示の実施形態にかかる半導体装置１００が備える回路の具体例を示す図である。半導体装置１００は、第１の半導体チップ１０１及び第２の半導体チップ１０２を備えてよい。第２の半導体チップ１０２は、複数の信号線ＳＷと複数のバス（ＢＵＳ）を介して、第１の半導体チップ１０１に接続される。第１の半導体チップ１０１は例えばカスタムダイ、第２の半導体チップ１０２はコア（ＲＯＲＥ）ダイと解釈してよい。
【００１０】
（第１の半導体チップ１０１）
図２に示すように第１の半導体チップ１０１は、第１の周辺回路１１と、第１のバス１２と、レベルシフタ１３を備えてよい。
（【００１１】以降は省略されています）

関連特許