特許ウォッチ

公開番号2025142709
公報種別公開特許公報(A)
公開日2025-10-01
出願番号2024042220
出願日2024-03-18
発明の名称半導体装置
出願人ローム株式会社
代理人個人
主分類H01L 21/52 20060101AFI20250924BHJP(基本的電気素子)
要約【課題】半導体素子の接合強度を高めることが可能な半導体装置を提供すること。
【解決手段】半導体装置A1は、アイランドリード6と、搭載された半導体素子8と、接合材901と、封止樹脂9とを備える。アイランドリード6は、第1方向zの第1側z1を向く主面601を有する。半導体素子8は、支持層71、複数の機能層73,74,75および絶縁層78を含む素子本体80と金属層89と、を有する。素子本体80は、素子主面801、素子裏面802および1以上の素子側面803を有する。素子側面803は、支持層71および絶縁層78によって構成された部分を含む。金属層89は、底部891と、1以上の側部892と、を含む。接合材901は、底部891および主面601の間に介在する第1部9011と、側部892および主面601の間に介在する第2部9012と、を含む。
【選択図】図13
特許請求の範囲【請求項１】
アイランドリードと、
前記アイランドリードに搭載された半導体素子と、
前記アイランドリードおよび前記半導体素子の間に介在する接合材と、
前記半導体素子および前記接合材と前記アイランドリードの少なくとも一部とを覆う封止樹脂とを備え、
前記アイランドリードは、第１方向の第１側を向く主面を有し、
前記半導体素子は、支持層、前記支持層上に積層された複数の機能層および前記複数の機能層を覆う絶縁層を含む素子本体と金属層と、を有し、
前記素子本体は、前記第１方向の第１側を向く素子主面、第２側を向く素子裏面および前記第１方向と交差する方向を向く１以上の素子側面を有し、
前記素子側面は、前記支持層および前記絶縁層によって構成された部分を含み、
前記金属層は、前記素子裏面の少なくとも一部を覆う底部と、各々が前記１以上の素子側面のうち前記支持層および前記絶縁層によって構成された部分の少なくとも一部ずつを覆う１以上の側部と、を含み、
前記接合材は、前記底部および前記主面の間に介在する第１部と、前記側部および前記主面の間に介在する１以上の第２部と、を含む、半導体装置。
続きを表示（約 620 文字）【請求項２】
前記半導体素子は、前記素子主面に配置されたドレイン電極、ソース電極およびゲート電極を含むＨＥＭＴ構造である、請求項１に記載の半導体装置。
【請求項３】
前記複数の機能層は、窒化物半導体を含む、請求項２に記載の半導体装置。
【請求項４】
前記側部は、前記素子側面のうち前記支持層によって構成された部分のすべてを覆う、請求項１に記載の半導体装置。
【請求項５】
前記側部は、前記素子側面のうち前記絶縁層によって構成された部分のすべてを覆う、請求項４に記載の半導体装置。
【請求項６】
前記側部は、前記素子側面および前記素子主面の境界に接する、請求項５に記載の半導体装置。
【請求項７】
前記側部は、前記前記素子側面のうち前記絶縁層によって構成された部分の一部を覆う、請求項４に記載の半導体装置。
【請求項８】
前記第２部は、前記側部のすべてを覆う、請求項１に記載の半導体装置。
【請求項９】
前記第２部は、前記側部の一部を覆う、請求項１に記載の半導体装置。
【請求項１０】
前記素子本体は、前記第１方向の第２側に凹み且つ前記第１方向と交差する方向に開く凹部を有し、
前記凹部には、前記絶縁層の一部が充填されている、請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
特許文献１に開示された半導体装置は、第１リード、半導体素子および封止樹脂を備える。半導体素子は、第１リードに導電性接合材を介して接合されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２３－０７３５０９号公報
【０００４】
［概要］
半導体素子および第１リードの接合強度が不十分であると、不具合の原因となりうる。
【０００５】
本開示は、上記した事情のもとで考え出されたものであって、半導体素子の接合強度を高めることが可能な半導体装置を提供することをその課題とする。
【０００６】
本開示によって提供される半導体装置は、アイランドリードと、前記アイランドリードに搭載された半導体素子と、前記アイランドリードおよび前記半導体素子の間に介在する接合材と、前記半導体素子および前記接合材と前記アイランドリードの少なくとも一部とを覆う封止樹脂とを備え、前記アイランドリードは、第１方向の第１側を向く主面を有し、前記半導体素子は、支持層、前記支持層上に積層された複数の機能層および前記複数の機能層を覆う絶縁層を含む素子本体と金属層と、を有し、前記素子本体は、前記第１方向の第１側を向く素子主面、第２側を向く素子裏面および前記第１方向と交差する方向を向く１以上の素子側面を有し、前記素子側面は、前記支持層および前記絶縁層によって構成された部分を含み、前記金属層は、前記素子裏面の少なくとも一部を覆う底部と、各々が前記１以上の素子側面のうち前記支持層および前記絶縁層によって構成された部分の少なくとも一部ずつを覆う側部と、を含み、前記接合材は、前記底部および前記主面の間に介在する第１部と、前記側部および前記主面の間に介在する１以上の第２部と、を含む。
【０００７】
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【０００８】
図１は、本開示の第１実施形態に係る半導体装置を示す部分分解斜視図である。
図２は、本開示の第１実施形態に係る半導体装置を示す平面図である。
図３は、本開示の第１実施形態に係る半導体装置を示す部分平面図である。
図４は、本開示の第１実施形態に係る半導体装置を示す底面図である。
図５は、本開示の第１実施形態に係る半導体装置を示す正面図である。
図６は、本開示の第１実施形態に係る半導体装置を示す背面図である。
図７は、本開示の第１実施形態に係る半導体装置を示す左側面図である。
図８は、本開示の第１実施形態に係る半導体装置を示す右側面図である。
図９は、図２のＩＸ－ＩＸ線に沿う断面図である。
図１０は、図２のＸ－Ｘ線線に沿う断面図である。
図１１は、図２のＸＩ－ＸＩ線に沿う断面図である。
図１２は、図２のＸＩＩ－ＸＩＩ線に沿う断面図である。
図１３は、本開示の第１実施形態に係る半導体装置を示す部分拡大断面図である。
図１４は、本開示の第１実施形態に係る半導体装置の第１変形例を示す部分拡大断面図である。
図１５は、本開示の第１実施形態に係る半導体装置の第２変形例を示す部分拡大断面図である。
図１６は、本開示の第２実施形態に係る半導体装置を示す部分拡大断面図である。
図１７は、本開示の第３実施形態に係る半導体装置を示す部分拡大断面図である。
図１８は、本開示の第４実施形態に係る半導体装置を示す平面図である。
【０００９】
［詳細な説明］
以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。
【００１０】
本開示における「第１」、「第２」、「第３」等の用語は、単に識別のために用いたものであり、それらの対象物に順列を付することを意図していない。
（【００１１】以降は省略されています）

関連特許