特許ウォッチ

公開番号2025146038
公報種別公開特許公報(A)
公開日2025-10-03
出願番号2024046608
出願日2024-03-22
発明の名称半導体装置、半導体記憶装置及び半導体装置の製造方法
出願人キオクシア株式会社
代理人個人,個人,個人
主分類H10B 12/00 20230101AFI20250926BHJP()
要約【課題】酸素を含む半導体層と導電体層との接触抵抗を低減する。
【解決手段】半導体装置は、第1導電体層と、第2導電体層と、前記第1導電体層と前記第2導電体層との間に設けられた酸化物半導体層と、前記酸化物半導体層を囲むゲート電極と、前記ゲート電極と前記酸化物半導体層との間に設けられたゲート絶縁膜と、を備え、前記酸化物半導体層は、インジウム、ガリウム、亜鉛、アルミニウム、錫、チタン、ケイ素、ゲルマニウム、銅、ヒ素及びタングステンのうちの少なくとも1つと、酸素と、を含み、第1端及び第2端を有し、前記第1導電体層は、窒素、硫黄、セレン、テルル、ハフニウム、タンタル、タングステン、レニウム、オスミウム、イリジウム、ビスマス、ランタン、イットリウム、亜鉛、カドミウム及び水銀のうちの少なくとも1つである第1元素と、インジウム、錫及び酸素と、を含み、前記酸化物半導体層の前記第1端は、前記第1導電体層と接する。
【選択図】図3
特許請求の範囲【請求項１】
第１導電体層と、
第２導電体層と、
前記第１導電体層と前記第２導電体層との間に設けられた酸化物半導体層と、
前記酸化物半導体層を囲むゲート電極と、
前記ゲート電極と前記酸化物半導体層との間に設けられたゲート絶縁膜と、
を備え、
前記酸化物半導体層は、インジウム、ガリウム、亜鉛、アルミニウム、錫、チタン、ケイ素、ゲルマニウム、銅、ヒ素及びタングステンのうちの少なくとも１つと、酸素と、を含み、第１端及び第２端を有し、
前記第１導電体層は、窒素、硫黄、セレン、テルル、ハフニウム、タンタル、タングステン、レニウム、オスミウム、イリジウム、ビスマス、ランタン、イットリウム、亜鉛、カドミウム及び水銀のうちの少なくとも１つである第１元素と、インジウム、錫及び酸素と、を含み、
前記酸化物半導体層の前記第１端は、前記第１導電体層と接する、
半導体装置。
続きを表示（約 1,600 文字）【請求項２】
前記半導体装置は、
前記第１導電体層から前記第２導電体層に向かう第１方向に垂直な第１断面において前記第１導電体層を囲み、前記第１導電体層に接する第１キャパシタ電極と、
前記第１断面において、前記第１キャパシタ電極を囲み、前記第１キャパシタ電極に接する誘電膜と、
前記第１断面において、前記誘電膜を囲み、前記誘電膜に接する第２キャパシタ電極と、をさらに備える、
請求項１に記載の半導体装置。
【請求項３】
前記第１導電体層における前記第１元素の濃度は、３％以上である、
請求項１に記載の半導体装置。
【請求項４】
前記第２導電体層は、窒素、硫黄、セレン、テルル、ハフニウム、タンタル、タングステン、レニウム、オスミウム、イリジウム、ビスマス、ランタン、イットリウム、亜鉛、カドミウム及び水銀のうちの少なくとも１つである第２元素と、インジウム、錫及び酸素と、を含み、
前記酸化物半導体層の前記第２端は、前記第２導電体層と接し、
前記第１導電体層における前記第１元素の濃度は、前記第２導電体層における前記第２元素の濃度より高い、
請求項１に記載の半導体装置。
【請求項５】
第２導電体層は、窒素、硫黄、セレン、テルル、ハフニウム、タンタル、タングステン、レニウム、オスミウム、イリジウム、ビスマス、ランタン、イットリウム、亜鉛、カドミウム及び水銀のうちの少なくとも１つである第２元素と、インジウム、錫及び酸素と、を含み、
前記酸化物半導体層の前記第２端は、前記第２導電体層と接し、
前記第１導電体層における前記第１元素の濃度は、前記第２導電体層における前記第２元素の濃度より低い、
請求項１に記載の半導体装置。
【請求項６】
前記第１導電体層から前記第２導電体層に向かう第１方向に垂直な第１断面において、前記ゲート絶縁膜は前記第２導電体層の少なくとも一部を囲む、
請求項５に記載の半導体装置。
【請求項７】
前記第１導電体層における第１位置における前記第１元素の濃度は、前記第１位置よりも前記酸化物半導体層に近い第２位置における前記第１元素の濃度より低い、
請求項１に記載の半導体装置。
【請求項８】
前記第１導電体層における第１位置における前記第１元素の濃度は、前記第１位置よりも前記酸化物半導体層に近い第２位置における前記第１元素の濃度より高い、
請求項１に記載の半導体装置。
【請求項９】
請求項１に記載の半導体装置と、
前記第１導電体層に電気的に接続されたキャパシタと、
を備え、
前記キャパシタは、第１キャパシタ電極、第２キャパシタ電極及び前記第１キャパシタ電極と前記第２キャパシタ電極との間に設けられた誘電膜を含む、
半導体記憶装置。
【請求項１０】
窒素、硫黄、セレン、テルル、ハフニウム、タンタル、タングステン、レニウム、オスミウム、イリジウム、ビスマス、ランタン、イットリウム、亜鉛、カドミウム及び水銀のうちの少なくとも１つと、インジウム、錫及び酸素と、を含む酸化物導電膜を基板上に形成し、
前記酸化物導電膜の上に、第１絶縁膜、第２導電膜及び第２絶縁膜が積層された構造を形成し、
前記基板上に形成された前記酸化物導電膜の表面が露出するように、前記構造に穴部を形成し、
前記穴部の内部を被覆するように第３絶縁膜を形成し、
前記酸化物導電膜の上に形成された前記第３絶縁膜を除去し、
前記酸化物導電膜に接するように酸化物半導体膜を前記穴部に形成する、ことを含む、
半導体装置の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本実施形態は、半導体装置、半導体記憶装置及び半導体装置の製造方法に関する。
続きを表示（約 2,800 文字）【背景技術】
【０００２】
半導体素子の中には、酸素を含むものがある。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開ＵＳ２０１２／０１８７３９６号明細書
米国特許出願公開ＵＳ２０１４／００４８７９７号明細書
米国特許出願公開ＵＳ２０２３／０００８２６１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
酸素を含む半導体層と導電体層との接触抵抗を低減する技術が求められる。
【０００５】
本開示は、酸素を含む半導体層と導電体層との接触抵抗を低減することが可能な半導体装置、半導体記憶装置及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示に係る半導体装置は、第１導電体層と、第２導電体層と、前記第１導電体層と前記第２導電体層との間に設けられた酸化物半導体層と、前記酸化物半導体層を囲むゲート電極と、前記ゲート電極と前記酸化物半導体層との間に設けられたゲート絶縁膜と、を備え、前記酸化物半導体層は、インジウム、ガリウム、亜鉛、アルミニウム、錫、チタン、ケイ素、ゲルマニウム、銅、ヒ素及びタングステンのうちの少なくとも１つと、酸素と、を含み、第１端及び第２端を有し、前記第１導電体層は、窒素、硫黄、セレン、テルル、ハフニウム、タンタル、タングステン、レニウム、オスミウム、イリジウム、ビスマス、ランタン、イットリウム、亜鉛、カドミウム及び水銀のうちの少なくとも１つである第１元素と、インジウム、錫及び酸素と、を含み、前記酸化物半導体層の前記第１端は、前記第１導電体層と接する。
【０００７】
本開示に係る半導体記憶装置は、前記半導体装置と、前記第１導電体層に電気的に接続されたキャパシタと、を備え、前記キャパシタは、第１キャパシタ電極、第２キャパシタ電極及び前記第１キャパシタ電極と前記第２キャパシタ電極との間に設けられた誘電膜を含む。
【０００８】
本開示に係る半導体装置の製造方法は、窒素、硫黄、セレン、テルル、ハフニウム、タンタル、タングステン、レニウム、オスミウム、イリジウム、ビスマス、ランタン、イットリウム、亜鉛、カドミウム及び水銀のうちの少なくとも１つと、インジウム、錫及び酸素と、を含む第１酸化物導電膜を基板上に形成し、前記第１酸化物導電膜の上に、第１絶縁膜、第２導電膜及び第２絶縁膜が積層された構造を形成し、前記基板上に形成された前記第１酸化物導電膜の表面が露出するように、前記構造に穴部を形成し、前記穴部の内部を被覆するように第３絶縁膜を形成し、前記第１酸化物導電膜の上に形成された前記第３絶縁膜を除去し、前記第１酸化物導電膜に接するように酸化物半導体膜を前記穴部に形成する、ことを含む。
【図面の簡単な説明】
【０００９】
本実施形態に係るメモリセルアレイの回路構成例を説明するための回路図である。
本実施形態に係る半導体記憶装置の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
本実施形態に係る半導体装置の構造例を説明するための断面模式図であり、半導体装置のＹＺ面に平行な断面図を示す。
図３に示す切断線ＩＶ―ＩＶにおける断面図である。
本実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
本実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
本実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
本実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
本実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
本実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
本実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
本実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
本実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
本実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
本実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
本実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
本実施形態に係る半導体装置の構造例を説明するための断面模式図であり、半導体装置のＹＺ面に平行な断面図を示す。
ＩＧＺＯとＩＴＯとが接しないときのＩＧＺＯにおける各イオンの分布の一例を示す図である。
ＩＧＺＯとＩＴＯとが接したときのＩＧＺＯにおける分極を説明するための図である。
ＩＴＯにおけるインジウム及び酸素の分布の一例を示す図である。
本実施形態の下部電極における窒素、インジウム及び酸素の分布の一例を示す図である。
本実施形態の下部電極における窒素の濃度分布の一例を示す図である。
本実施形態の下部電極における窒素の濃度分布の一例を示す図である。
本実施形態の変形例１の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
本実施形態の変形例１の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
本実施形態の変形例１の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
図２６に示す切断線ＸＸＶＩＩ―ＸＸＶＩＩにおける断面図である。
本実施形態の変形例１の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
本実施形態の変形例１の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
本実施形態の変形例１の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
本実施形態の変形例２の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
本実施形態の変形例２の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
本実施形態の変形例２の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
本実施形態の変形例２の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
【発明を実施するための形態】
【００１０】
以下、添付図面を参照しながら本実施形態について説明する。説明の理解を容易にするため、各図面において同一の構成要素に対しては可能な限り同一の符号を付して、重複する説明は省略する。
（【００１１】以降は省略されています）

関連特許