特許ウォッチ

公開番号2025144018
公報種別公開特許公報(A)
公開日2025-10-02
出願番号2024043571
出願日2024-03-19
発明の名称半導体基板のリサイクル方法およびリサイクル半導体基板
出願人株式会社デンソー,トヨタ自動車株式会社,株式会社ミライズテクノロジーズ
代理人弁理士法人快友国際特許事務所
主分類H01L 21/02 20060101AFI20250925BHJP(基本的電気素子)
要約【課題】半導体基板のリサイクル技術を提供する。
【解決手段】ワイドギャップ化合物半導体の半導体基板のリサイクル方法は、表面に第1導電型の第1層が表出しているベース基板を準備する準備工程を備える。第1層の表面に、第1層とは異なる特性を有する第2層をエピタキシャル成長させる第1成長工程を備える。第2層の表面に第1導電型のデバイス層をエピタキシャル成長させる第2成長工程を備える。デバイス層にデバイス素子構造を形成するデバイス形成工程を備える。デバイス層の内部にデバイス層の表面に平行な剥離面を形成する剥離面形成工程を備える。剥離面によってデバイス層を分離する分離工程を備える。分離工程によって、第2層の表面に第1層が表出している構造を備えるベース基板が形成される。第1成長工程、第2成長工程、デバイス形成工程、剥離面形成工程、分離工程が、この順番で繰り返し実行可能に構成されている。
【選択図】図1
特許請求の範囲【請求項１】
ワイドギャップ化合物半導体（ＧａＮ）の半導体基板のリサイクル方法であって、
表面に第１導電型（ｎ型）の第１層（１１）が表出している構造を備えるベース基板（４０）を準備する準備工程と、
前記第１層の表面に、前記第１層とは異なる特性を有する第２層（１２）をエピタキシャル成長させる第１成長工程と、
前記第２層の表面に第１導電型のデバイス層（１３）をエピタキシャル成長させる第２成長工程と、
前記デバイス層にデバイス素子構造（２０）を形成するデバイス形成工程と、
前記デバイス層を、下側に位置する前記第１層と、上側に位置する上部層とに分離するように、前記デバイス層の内部に前記デバイス層の表面に平行な剥離面（ＳＰ）を形成する剥離面形成工程と、
前記剥離面によって前記デバイス層を分離する分離工程と、
を備え、
前記分離工程によって、前記第２層の表面に前記第１層が表出している構造を備える前記ベース基板が形成され、
前記第１成長工程、前記第２成長工程、前記デバイス形成工程、前記剥離面形成工程、前記分離工程が、この順番で繰り返し実行可能に構成されている、
半導体基板のリサイクル方法。
続きを表示（約 890 文字）【請求項２】
前記第２層は、第２導電型（ｐ型）の半導体層である、請求項１に記載の半導体基板のリサイクル方法。
【請求項３】
前記第２層は、第１導電型の半導体層であり、
前記第２層と前記第１層とは、前記第１導電型のキャリア濃度が異なっている、請求項１に記載の半導体基板のリサイクル方法。
【請求項４】
前記分離工程の後に、前記第２層の積層数を非破壊で測定する測定工程をさらに備える、請求項１－３の何れか１項に記載の半導体基板のリサイクル方法。
【請求項５】
前記測定工程は、前記ベース基板の表面に対して、ラマン分光分析またはＸ線反射率測定を行う工程を備えている、請求項４に記載の半導体基板のリサイクル方法。
【請求項６】
前記分離工程の後に、前記ベース基板の表面または裏面の少なくとも一方を研磨する工程をさらに備える、請求項１に記載の半導体基板のリサイクル方法。
【請求項７】
ワイドギャップ化合物半導体（ＧａＮ）のリサイクル半導体基板（１）であって、
第１導電型（ｎ型）の支持基板（１０）と、
前記支持基板の上方にｋ個積層されている第２層（１２）であって、ｋは１以上の自然数である、前記第２層と、
上下方向に互いに隣接する前記第２層の間に配置されている、第１導電型の第１層（１１）と、
最上層の前記第２層の上面に配置されている、第１導電型のデバイス層（１３）と、
を備え、
前記第２層は、前記第１層とは異なる特性を有しており、
前記ｋの値は、リサイクル回数に対応している、
リサイクル半導体基板。
【請求項８】
前記第２層は、第２導電型（ｐ型）の半導体層である、請求項７に記載のリサイクル半導体基板。
【請求項９】
前記第２層は、第１導電型の半導体層であり、
前記第２層と前記第１層とは、前記第１導電型のキャリア濃度が異なっている、請求項７に記載のリサイクル半導体基板。

発明の詳細な説明【技術分野】
【０００１】
本明細書では、半導体基板のリサイクル方法およびリサイクル半導体基板に関する技術を開示する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
窒化ガリウムなどのワイドギャップ半導体の半導体基板は、シリコン基板に比して高価である。この高価なワイドギャップ半導体基板のコスト低減手法として、デバイスを作成した半導体基板をベース基板とデバイス層に分離し、ベース基板を再利用する、リサイクルプロセスが提案されている。なお、関連する技術が、特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－１３５６２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
基板リサイクルプロセスでは、リサイクル回数の上限を定めた運用が必要とされる場合がある。リサイクル回数が多くなると、基板やデバイスへの影響（例：基板の金属汚染、ＰＮ接合リークの増加、など）が無視できなくなる場合があるためである。しかし、リサイクル回数を管理する方法は、確立されていない。
【課題を解決するための手段】
【０００５】
本明細書では、ワイドギャップ化合物半導体（ＧａＮ）の半導体基板のリサイクル方法を開示する。リサイクル方法は、表面に第１導電型（ｎ型）の第１層（１１）が表出している構造を備えるベース基板（４０）を準備する準備工程を備える。リサイクル方法は、第１層の表面に、第１層とは異なる特性を有する第２層（１２）をエピタキシャル成長させる第１成長工程を備える。リサイクル方法は、第２層の表面に第１導電型のデバイス層（１３）をエピタキシャル成長させる第２成長工程を備える。リサイクル方法は、デバイス層にデバイス素子構造（２０）を形成するデバイス形成工程を備える。リサイクル方法は、デバイス層を、下側に位置する第１層と、上側に位置する上部層とに分離するように、デバイス層の内部にデバイス層の表面に平行な剥離面（ＳＰ）を形成する剥離面形成工程を備える。リサイクル方法は、剥離面によってデバイス層を分離する分離工程を備える。分離工程によって、第２層の表面に第１層が表出している構造を備えるベース基板が形成される。第１成長工程、第２成長工程、デバイス形成工程、剥離面形成工程、分離工程が、この順番で繰り返し実行可能に構成されている。
【０００６】
上記の構成によると、第１成長工程、第２成長工程、デバイス形成工程、剥離面形成工程、分離工程、をこの順番で繰り返すたびに、半導体基板をリサイクルすることができる。そして、第２層の間に第１層が配置されている積層構造を、リサイクルを行うたびに、ベース基板の表面に追加形成することができる。これにより、リサイクル回数が増加することに応じて、ベース基板の表面に配置されている第２層の層数を増加させることができる。従って、第２層の層数を測定することにより、リサイクル回数を管理することが可能となる。
【０００７】
本明細書では、ワイドギャップ化合物半導体（ＧａＮ）のリサイクル半導体基板（１）を開示する。リサイクル半導体基板は、第１導電型（ｎ型）の支持基板（１０）を備える。リサイクル半導体基板は、支持基板の上方にｋ個積層されている第２層（１２）を備える。ｋは１以上の自然数である。リサイクル半導体基板は、上下方向に互いに隣接する第２層の間に配置されている、第１導電型の第１層（１１）を備える。リサイクル半導体基板は、最上層の第２層の上面に配置されている、第１導電型のデバイス層（１３）を備える。第２層は、第１層とは異なる特性を有している。ｋの値は、リサイクル回数に対応している。
【０００８】
本明細書のリサイクル半導体基板では、第２層の層数であるｋの値を測定することで、リサイクル回数を管理することができる。
【図面の簡単な説明】
【０００９】
半導体基板のリサイクル方法について説明するフローチャートである。
半導体基板のリサイクル方法について説明する断面概略図である。
半導体基板のリサイクル方法について説明する断面概略図である。
半導体基板のリサイクル方法について説明する断面概略図である。
半導体基板のリサイクル方法について説明する断面概略図である。
半導体基板のリサイクル方法について説明する断面概略図である。
半導体基板のリサイクル方法について説明する断面概略図である。
半導体基板のリサイクル方法について説明する断面概略図である。
半導体基板のリサイクル方法について説明する断面概略図である。
半導体基板のリサイクル方法について説明する断面概略図である。
【発明を実施するための形態】
【実施例】
【００１０】
（半導体基板のリサイクル方法）
図１のフローチャートおよび図２～図１０の断面概略図を参照して、半導体基板のリサイクル方法について説明する。なお以下において、ステップを「Ｓ」と略記することがある。また図２～図１０では、半導体基板の表面に平行な方向を、ｘおよびｙ方向としている。また表面に垂直な方向を、ｚ方向としている。また本実施例では、図２～図７を用いて、新品の支持基板１０を用いてデバイスを作製する工程を説明する。また図８～図１０を用いて、その後に１回目のリサイクル処理を行う工程について説明する。
（【００１１】以降は省略されています）

関連特許