特許ウォッチ

公開番号2025142973
公報種別公開特許公報(A)
公開日2025-10-01
出願番号2024042630
出願日2024-03-18
発明の名称電子デバイス
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H01L 25/07 20060101AFI20250924BHJP(基本的電気素子)
要約【課題】2つのチップ間の接合不良を低減できる電子デバイスの提供。
【解決手段】電子デバイスは、第1面を有する第1基板と、配線層を有し、第1面に設けられた配線部とを有する第1チップと、第1方向において配線部に対向する第2面を有する第2基板を有する第2チップと、配線部と第2面との間に設けられ、配線層と電気的に接続された接続部と、配線部と第2面との間に設けられ、第1チップと第2チップとを接合する接合部とを備える。接続部は、配線部上及び第2面上にそれぞれ設けられた金属部同士がギャップを隔てて第1方向において対向する容量結合構造を有する。
【選択図】図1
特許請求の範囲【請求項１】
第１面を有する第１基板と、配線層を有し、前記第１面に設けられた配線部と、を有する第１チップと、
第１方向において前記配線部に対向する第２面を有する第２基板を有する第２チップと、
前記配線部と前記第２面との間に設けられ、前記配線層と電気的に接続された接続部と、
前記配線部と前記第２面との間に設けられ、前記第１チップと前記第２チップとを接合する接合部と、
を備え、
前記接続部は、前記配線部上及び前記第２面上にそれぞれ設けられた金属部同士がギャップを隔てて前記第１方向において対向する容量結合構造を有する、電子デバイス。
続きを表示（約 950 文字）【請求項２】
前記接続部は、互いに異なる電位が与えられる第１接続部と第２接続部とを有し、
前記電子デバイスは、
前記第１基板、前記配線部、及び前記第２基板を前記第１方向に貫通する貫通孔と、
前記第２基板を貫通する前記貫通孔の内側面に設けられ、前記第１接続部と電気的に接続された第１電極と、
前記第２基板を貫通する前記貫通孔の内側面に設けられ、前記第２接続部と電気的に接続された第２電極と、
をさらに備える、請求項１に記載の電子デバイス。
【請求項３】
前記第２基板の前記第２面上に設けられ、前記第１電極及び前記第１接続部と電気的に接続された第１導電膜と、
前記第２基板の前記第２面上に設けられ、前記第２電極及び前記第２接続部と電気的に接続された第２導電膜と、
をさらに備える、請求項２に記載の電子デバイス。
【請求項４】
前記第２基板は、シリコン基板であり、
前記貫通孔の前記内側面と前記第１電極との間、前記貫通孔の前記内側面と前記第２電極との間、前記第２面と前記第１導電膜との間、及び前記第２面と前記第２導電膜との間に設けられた絶縁膜をさらに備える、請求項３に記載の電子デバイス。
【請求項５】
複数の前記貫通孔、複数の前記第１接続部、及び複数の前記第２接続部を備える、請求項２に記載の電子デバイス。
【請求項６】
１つの前記貫通孔に対して１対１で対応して１つの前記第１接続部が配置され、
前記第２接続部の数は、前記第１接続部の数よりも多い、請求項５に記載の電子デバイス。
【請求項７】
前記接合部は、樹脂部材である、請求項１から６のいずれか１つに記載の電子デバイス。
【請求項８】
前記接合部は、無機部材である、請求項１から６のいずれか１つに記載の電子デバイス。
【請求項９】
前記接合部は、金属部材である、請求項１から６のいずれか１つに記載の電子デバイス。
【請求項１０】
前記ギャップの前記第１方向の大きさは、０．００５μｍ以下である、請求項１から６のいずれか１つに記載の電子デバイス。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、電子デバイスに関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
金属どうしの接合により２つのチップを接合させたデバイスが知られている。
【先行技術文献】
【特許文献】
【０００３】
特開２００４－２８２０３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、２つのチップ間の接合不良を低減できる電子デバイスの提供を目的とする。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、電子デバイスは、第１面を有する第１基板と、配線層を有し、前記第１面に設けられた配線部と、を有する第１チップと、第１方向において前記配線部に対向する第２面を有する第２基板を有する第２チップと、前記配線部と前記第２面との間に設けられ、前記配線層と電気的に接続された接続部と、前記配線部と前記第２面との間に設けられ、前記第１チップと前記第２チップとを接合する接合部と、を備え、前記接続部は、前記配線部上及び前記第２面上にそれぞれ設けられた金属部同士がギャップを隔てて前記第１方向において対向する容量結合構造を有する。
【図面の簡単な説明】
【０００６】
第１実施形態の電子デバイスの模式断面図である。
第２実施形態の電子デバイスの模式平面図である。
図２におけるＡ－Ａ断面図である。
図２におけるＢ－Ｂ断面図である。
図２におけるＣ－Ｃ断面図である。
シミュレーション１の結果を示すグラフである。
シミュレーション２の結果を示すグラフである。
【発明を実施するための形態】
【０００７】
以下に、各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、同一または同様の要素には、同じ符号を付している。
【０００８】
［第１実施形態］
図１に示すように、第１実施形態の電子デバイス１は、第１チップ１０１と、第２チップ１０２と、第１接続部３１と、第２接続部３２と、接合部９０とを備える。複数の接合部９０が第１チップ１０１と第２チップ１０２との間に設けられている。第１チップ１０１と第２チップ１０２とは、接合部９０を介して互いに接合され、第１方向Ｚにおいて積層されている。なお、第１方向Ｚに直交する２方向を、第２方向Ｘ及び第３方向Ｙとする。第２方向Ｘと第３方向Ｙとは互いに直交する。
【０００９】
第１チップ１０１は、第１基板１１と、配線部４０とを有する。第１基板１１は、第１面１１Ａを有する。第１基板１１は、例えば、シリコン基板である。
【００１０】
配線部４０は、第１面１１Ａに設けられている。配線部４０は、絶縁層４２と、絶縁層４２内に設けられた配線層４１とを有する。配線部４０は、例えば、多層配線構造であり、異なる層の配線層４１同士が導電ビアによって電気的に接続されている。
（【００１１】以降は省略されています）

関連特許