特許ウォッチ

公開番号2025138549
公報種別公開特許公報(A)
公開日2025-09-25
出願番号2024156875
出願日2024-09-10
発明の名称3Dキャパシタンス構造およびその製造方法
出願人華邦電子股ふん有限公司,Winbond Electronics Corp.
代理人個人,個人,個人,個人
主分類H01G 4/33 20060101AFI20250917BHJP(基本的電気素子)
要約【課題】静電容量を増やし、構造崩壊しにくい3Dキャパシタンス構造及びその製造方法を提供する。
【解決手段】3Dキャパシタンス構造10は、複数のサブキャパシタンススタック構造SC及び複数の第1、第2電極コンタクトE1、E2を含む。各サブキャパシタンススタック構造は、誘電体スタックDS、下部、上部電極構造LE、UEを含む。誘電体スタックは、積層された誘電体層およびエッチングストップ層を含む。下部電極構造は下部誘電体層102内に配置された下部電極板112及び複数の下部電極延伸部114を含む。上部電極構造は、上部誘電体層110内に配置された上部電極板116及び複数の上部電極延伸部118を含む。第1、2電極コンタクトE1、E2は、サブキャパシタンススタック構造内の隣接する2層の下部電極板112及び上部電極板116に接続される。
【選択図】図1
特許請求の範囲【請求項１】
基板と、
前記基板上に設置され、
積層された下部誘電体層、下部エッチングストップ層、中間誘電体層、上部エッチングストップ層、および上部誘電体層を含む誘電体スタックと、
前記下部誘電体層内に設置された下部電極板および前記下部電極板から上方に向かって前記中間誘電体層内まで前記下部エッチングストップ層を貫通する複数の下部電極延伸部を含む下部電極構造と、
前記上部誘電体層内に設置された上部電極板および前記上部電極板から下方に向かって前記下部エッチングストップ層上まで前記上部エッチングストップ層および前記中間誘電体層を貫通する複数の上部電極延伸部を含む上部電極構造と、
をそれぞれ含む複数のサブキャパシタンススタック構造と、
前記複数のサブキャパシタンススタック構造内の隣接する２層の前記下部電極板をそれぞれ接続する複数の第１電極コンタクトと、
前記複数のサブキャパシタンススタック構造内の隣接する２層の前記上部電極板をそれぞれ接続する複数の第２電極コンタクトと、
を含む３Ｄキャパシタンス構造。
続きを表示（約 2,100 文字）【請求項２】
前記複数の下部電極延伸部および前記複数の上部電極延伸部の延伸方向が、前記基板の面方向に対して垂直である請求項１に記載の３Ｄキャパシタンス構造。
【請求項３】
前記下部電極板および前記上部電極板の面方向が、前記複数の第１電極コンタクトおよび前記複数の第２電極コンタクトの延伸方向に対して垂直である請求項１に記載の３Ｄキャパシタンス構造。
【請求項４】
前記複数の下部電極延伸部および前記複数の上部電極延伸部が、ｘ方向に沿って交錯したストライプ構造である請求項１に記載の３Ｄキャパシタンス構造。
【請求項５】
前記複数の下部電極延伸部および前記複数の上部電極延伸部が、ｘ方向およびｙ方向に沿って交錯した柱状構造である請求項１に記載の３Ｄキャパシタンス構造。
【請求項６】
前記下部誘電体層、前記中間誘電体層、および前記上部誘電体層が、酸化シリコンを含み、前記下部エッチングストップ層および前記上部エッチングストップ層が、窒化シリコンを含む請求項１に記載の３Ｄキャパシタンス構造。
【請求項７】
３Ｄキャパシタンス構造の製造方法であって、
基板上に第１下部電極板を形成するステップ（ａ）と、
前記第１下部電極板上に第１誘電体スタックを形成し、前記第１誘電体スタックが、積層された下部誘電体層、エッチングストップ層、および上部誘電体層を含むステップ（ｂ）と、
前記第１誘電体スタック内に複数の第１下部電極延伸部を形成し、前記複数の第１下部電極延伸部が、前記第１下部電極板から上方に向かって前記上部誘電体層内まで前記エッチングストップ層を貫通するステップ（ｃ）と、
第２誘電体スタックを形成し、前記第２誘電体スタックの構造が、前記第１誘電体スタックと同じであるステップ（ｄ）と、
前記第２誘電体スタック内に複数の第１上部電極延伸部を形成し、前記複数の第１上部電極延伸部が、前記第２誘電体スタックのエッチングストップ層を貫通して前記第１誘電体スタックのエッチングストップ層上まで延伸するステップ（ｅ）と、
前記第２誘電体スタックの前記上部誘電体層内に第１上部電極板を形成し、前記第１上部電極板が、前記複数の第１上部電極延伸部に接続されるステップ（ｆ）と、
第３誘電体スタックを形成し、前記第３誘電体スタックの構造が、前記第１誘電体スタックと同じであるステップ（ｇ）と、
前記第１下部電極板が露出するまで、前記第３誘電体スタック、前記第２誘電体スタック、および前記第１誘電体スタックを貫通する第１コンタクト開口を形成するステップ（ｈ）と、
前記第３誘電体スタックの上部誘電体層内に下部電極板溝を形成し、前記下部電極板溝が、前記第１コンタクト開口と共に第１デュアルダマシン開口を構成するステップ（ｉ）と、
前記第１デュアルダマシン開口内に導体材料を形成し、第１電極コンタクトおよび第２下部電極板を同時に形成するステップ（ｊ）と、
ステップ（ｂ）からステップ（ｄ）までを繰り返して、第４誘電体スタック、複数の第２下部電極延伸部、および第５誘電体スタックを形成するステップ（ｋ）と、
前記第１上部電極板が露出するまで、前記第５誘電体スタック、前記第４誘電体スタック、および前記第３誘電体スタックを貫通する第２コンタクト開口を形成するステップ（ｌ）と、
前記第４誘電体スタックのエッチングストップ層が露出するまで、前記第５誘電体スタックおよび前記第４誘電体スタックの上部誘電体層を貫通する複数の延伸部開口を形成するステップ（ｍ）と、
前記第５誘電体スタックの上部誘電体層に上部電極板溝を形成し、前記上部電極板溝、前記複数の延伸部開口、および前記第２コンタクト開口が、第２デュアルダマシン開口を構成するステップ（ｎ）と、
前記第２デュアルダマシン開口内に導体材料を形成し、第２電極コンタクト、複数の第２上部電極延伸部、および第２上部電極板を同時に形成するステップ（ｏ）と、
ステップ（ｇ）からステップ（ｏ）までを少なくとも１回繰り返すステップ（ｐ）と、
を含む３Ｄキャパシタンス構造の製造方法。
【請求項８】
前記複数の第１下部電極延伸部および前記複数の第１上部電極延伸部の延伸方向が、前記基板の面方向に対して垂直である請求項７に記載の３Ｄキャパシタンス構造の製造方法。
【請求項９】
前記第１下部電極板および前記第１上部電極板の面方向が、前記第１電極コンタクトおよび前記第２電極コンタクトの延伸方向に対して垂直である請求項７に記載の３Ｄキャパシタンス構造の製造方法。
【請求項１０】
前記複数の第１下部電極延伸部および前記複数の第１上部電極延伸部が、ｘ方向に沿って交錯したストライプ構造である請求項７に記載の３Ｄキャパシタンス構造の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、キャパシタンス構造に関するものであり、特に、３Ｄキャパシタンス構造およびその製造方法に関するものである。
続きを表示（約 3,600 文字）【背景技術】
【０００２】
チップの継続的な微細化による技術的ボトルネックのため、業界は、プロセスを改善してシリコンウェハ面積あたりのトランジスタ数を増やす方法から、コストを比較的制御可能な複雑なシステムレベルチップ設計へと転換して、全体的な性能を向上させている。その中でも「チップレット（chiplet）」が重視されており、比較的低いコストで高いトランジスタ密度と性能を実現することが可能となっている。
【０００３】
チップレットは、元々単一のチップに含まれていた多くの素子を複数の小単位に分け、それぞれの機能を強化して再設計と再製造を行い、先進的なパッケージング技術によりシステムチップを形成するものである。
【０００４】
しかしながら、チップレット内の単一のコンデンサは、シリコン基板上で製造されることに制限されるが、過大容量のコンデンサを作ることができないため、静電容量も制限され、増やすことができない。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、密接に積み重ねられた３Ｄキャパシタンス構造を構成することにより、静電容量を増やし、構造を崩壊しにくくすることのできる３Ｄキャパシタンス構造およびその製造方法を提供する。
【課題を解決するための手段】
【０００６】
本発明の３Ｄキャパシタンス構造は、基板、複数のサブキャパシタンススタック構造、複数の第１電極コンタクト、および複数の第２電極コンタクトを含む。サブキャパシタンススタック構造は、前記基板上に設置され、各サブキャパシタンススタック構造は、誘電体スタック、下部電極構造、および上部電極構造を含む。誘電体スタックは、積層された下部誘電体層、下部エッチングストップ層、中間誘電体層、上部エッチングストップ層、および上部誘電体層を含む。下部電極構造は、前記下部誘電体層内に設置された下部電極板および下部電極板から上方に向かって前記中間誘電体層内まで前記下部エッチングストップ層を貫通する複数の下部電極延伸部を含む。上部電極構造は、前記上部誘電体層内に設置された上部電極板および上部電極板から下方に向かって前記下部エッチングストップ層上まで前記上部エッチングストップ層および中間誘電体層を貫通する複数の上部電極延伸部を含む。前記複数の第１電極コンタクトは、それぞれサブキャパシタンススタック構造内の隣接する２層の下部電極板に接続される。前記複数の第２電極コンタクトは、それぞれサブキャパシタンススタック構造内の隣接する２層の上部電極板に接続される。
【０００７】
本発明の３Ｄキャパシタンス構造の製造方法は、基板上に第１下部電極板を形成するステップ（ａ）と、前記第１下部電極板上に第１誘電体スタックを形成し、前記第１誘電体スタックが、積層された下部誘電体層、エッチングストップ層、および上部誘電体層を含むステップ（ｂ）と、前記第１誘電体スタック内に複数の第１下部電極延伸部を形成し、前記複数の下部電極延伸部が、前記第１下部電極板から上方に向かって前記上部誘電体層内まで前記エッチングストップ層を貫通するステップ（ｃ）と、第２誘電体スタックを形成し、前記第２誘電体スタックの構造が、前記第１誘電体スタックと同じであるステップ（ｄ）と、前記第２誘電体スタック内に複数の第１上部電極延伸部を形成し、前記複数の第１上部電極延伸部が、前記第２誘電体スタックのエッチングストップ層を貫通して前記第１誘電体スタックのエッチングストップ層上まで延伸するステップ（ｅ）と、前記第２誘電体スタックの上部誘電体層内に第１上部電極板を形成し、前記第１上部電極板が、前記複数の第１上部電極延伸部に接続されるステップ（ｆ）と、第３誘電体スタックを形成し、前記第３誘電体スタックの構造が、前記第１誘電体スタックと同じであるステップ（ｇ）と、前記第１下部電極板が露出するまで、前記第３誘電体スタック、前記第２誘電体スタック、および前記第１誘電体スタックを貫通する第１コンタクト開口を形成するステップ（ｈ）と、前記第３誘電体スタックの上部誘電体層に下部電極板溝を形成し、前記下部電極板溝が、前記第１コンタクト開口と共に第１デュアルダマシン開口を構成するステップ（ｉ）と、前記第１デュアルダマシン開口内に導体材料を形成し、第１電極コンタクトおよび第２下部電極板を同時に形成するステップ（ｊ）と、ステップ（ｂ）からステップ（ｄ）までを繰り返して、第４誘電体スタック、複数の第２下部電極延伸部、および第５誘電体スタックを形成するステップ（ｋ）と、第１上部電極板が露出するまで、前記第５誘電体スタック、前記第４誘電体スタック、および前記第３誘電体スタックを貫通する第２コンタクト開口を形成するステップ（ｌ）と、前記第４誘電体スタックのエッチングストップ層が露出するまで、前記第５誘電体スタックおよび前記第４誘電体スタックの上部誘電体層を貫通する複数の延伸部開口を形成するステップ（ｍ）と、前記第５誘電体スタックの上部誘電体層に上部電極板溝を形成し、前記上部電極板溝、前記複数の延伸部開口、および前記第２コンタクト開口が、第２デュアルダマシン開口を構成するステップ（ｎ）と、前記第２デュアルダマシン開口内に導体材料を形成し、第２電極コンタクト、複数の第２上部電極延伸部、および第２上部電極板を同時に形成するステップ（ｏ）と、ステップ（ｇ）からステップ（ｏ）までを少なくとも１回繰り返すステップ（ｐ）と、を含む。
【０００８】
以上のように、本発明は、複数のサブキャパシタンススタック構造を積み重ねて、サブキャパシタンススタック構造の間を直接電極コンタクトで接続することにより、密接に積み重ねられた大容量３Ｄ構造を構成し、構造を崩壊しにくくすることができる。さらに、サブキャパシタンススタック構造内にエッチングストップ層を設置するため、各層の厚さを制御することができ、最適なスタックを得ることができる。つまり、必要に応じて最適な上限配置を得ることができる。
【発明の効果】
【０００９】
本発明の上記の特徴をより明確に理解しやすくするため、実施形態および添付図面を用いて、以下に詳細に説明する。
【図面の簡単な説明】
【００１０】
本発明の第１実施形態の３Ｄキャパシタンス構造の断面図である。
図１のＩ－Ｉ’線に沿った３Ｄキャパシタンス構造の断面図である。
図１のＩ－Ｉ’線に沿った別の３Ｄキャパシタンス構造の断面図である。
本発明の第２実施形態の３Ｄキャパシタンス構造の断面図である。
本発明の第３実施形態の３Ｄキャパシタンス構造の製造工程の一段階の断面概略図である。
第３実施形態の３Ｄキャパシタンス構造の製造工程の一段階の断面概略図である。
第３実施形態の３Ｄキャパシタンス構造の製造工程の一段階の断面概略図である。
第３実施形態の３Ｄキャパシタンス構造の製造工程の一段階の断面概略図である。
第３実施形態の３Ｄキャパシタンス構造の製造工程の一段階の断面概略図である。
第３実施形態の３Ｄキャパシタンス構造の製造工程の一段階の断面概略図である。
第３実施形態の３Ｄキャパシタンス構造の製造工程の一段階の断面概略図である。
第３実施形態の３Ｄキャパシタンス構造の製造工程の一段階の断面概略図である。
第３実施形態の３Ｄキャパシタンス構造の製造工程の一段階の断面概略図である。
第３実施形態の３Ｄキャパシタンス構造の製造工程の一段階の断面概略図である。
第３実施形態の３Ｄキャパシタンス構造の製造工程の一段階の断面概略図である。
第３実施形態の３Ｄキャパシタンス構造の製造工程の一段階の断面概略図である。
第３実施形態の３Ｄキャパシタンス構造の製造工程の一段階の断面概略図である。
第３実施形態の３Ｄキャパシタンス構造の製造工程の一段階の断面概略図である。
第３実施形態の３Ｄキャパシタンス構造の製造工程の一段階の断面概略図である。
第３実施形態の３Ｄキャパシタンス構造の製造工程の一段階の断面概略図である。
第３実施形態の３Ｄキャパシタンス構造の製造工程の一段階の断面概略図である。
第３実施形態の３Ｄキャパシタンス構造の製造工程の一段階の断面概略図である。
第３実施形態の３Ｄキャパシタンス構造の製造工程の一段階の断面概略図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許