特許ウォッチ

公開番号2025094502
公報種別公開特許公報(A)
公開日2025-06-25
出願番号2023210081
出願日2023-12-13
発明の名称基準電圧回路
出願人日清紡マイクロデバイス株式会社
代理人弁理士法人栄光事務所
主分類G05F 3/24 20060101AFI20250618BHJP(制御;調整)
要約【課題】プロセス変動、温度変動、及び電源電圧変動による基準電圧のバラツキを低減させることができると共に、放射線耐性を強化した基準電圧回路を提供する。
【解決手段】基準電圧発生部2が、n型不純物を含んだゲート電極が形成されたデプレッション型の電界効果トランジスタから構成されたトランジスタM1と、p型不純物を含んだゲート電極が形成されたエンハンスメント型の電界効果トランジスタから構成されたトランジスタM2を有している。トランジスタM1,M2のアスペクト比は等しい。温度特性補正部3が、アスペクト比が異なるトランジスタM11,M12と、トランジスタM11,M12のゲート・ソース間電圧の差が印加される抵抗器R1と、トランジスタM2のゲートと出力端子との間に接続され、抵抗器R1に流れる電流が折り返される抵抗器R2と、を有している。
【選択図】図1
特許請求の範囲【請求項１】
ｎ型不純物を含んだゲート電極が形成されたデプレッション型の第１の電界効果トランジスタと、
ｐ型不純物を含んだゲート電極が形成され、前記第１の電界効果トランジスタとアスペクト比が等しいエンハンスメント型の第２の電界効果トランジスタとを有し、
前記第１の電界効果トランジスタで生成された定電流を前記第２の電界効果トランジスタに流して、前記第２の電界効果トランジスタのゲート・ソース間に前記第１の電界効果トランジスタの閾値電圧と前記第２の電界効果トランジスタの閾値電圧との差に応じた電圧を発生させる基準電圧発生部と、
アスペクト比が異なる第１のトランジスタ及び第２のトランジスタと、
両端に前記第１のトランジスタ及び前記第２のトランジスタのゲート・ソース間電圧又はベース・エミッタ間電圧の差が印加された第１の抵抗器と、
前記第２の電界効果トランジスタのゲートと出力端子との間に接続され、前記第１の抵抗器に流れる電流が折り返されて供給される第２の抵抗器とを有する温度特性補正部とを備えた、
基準電圧回路。
続きを表示（約 1,100 文字）【請求項２】
請求項１に記載の基準電圧回路において、
前記温度特性補正部は、
前記第２のトランジスタに直列接続された第３のトランジスタと、
前記第１のトランジスタに直列接続された第４のトランジスタと、
前記第２の抵抗器に直列接続された第５のトランジスタとをさらに有し、
前記第１のトランジスタ及び前記第２のトランジスタが、カレントミラー接続され、
前記第３のトランジスタ及び前記第４のトランジスタが、カレントミラー接続され、
前記第１のトランジスタまたは前記第３のトランジスタ及び前記第５のトランジスタが、カレントミラー接続され、
前記第１のトランジスタ及び前記第２のトランジスタのソース又はエミッタが、前記第１の抵抗器の両端にそれぞれ接続された、
基準電圧回路。
【請求項３】
請求項１に記載の基準電圧回路において、
前記温度特性補正部は、
前記第１のトランジスタに直列接続された第３のトランジスタと、
前記第２のトランジスタに直列接続された第４のトランジスタと、
前記第１のトランジスタ及び前記第２のトランジスタのソース又はエミッタに共通接続された電流源と、
前記第２の抵抗器に直列接続された第５のトランジスタと、
前記第１の抵抗器に直列接続された第６のトランジスタとを有し、
前記第３のトランジスタ及び前記第４のトランジスタが、カレントミラー接続され、
前記第５のトランジスタ及び前記第６のトランジスタが、カレントミラー接続され、
前記第１のトランジスタ及び前記第２のトランジスタのゲート又はベースが、前記第１の抵抗器の両端にそれぞれ接続された、
基準電圧回路。
【請求項４】
請求項３に記載の基準電圧回路において、
前記電流源が、ゲート・ソースが接続された前記第１の電界効果トランジスタから構成され、
前記第３のトランジスタにカレントミラー接続され、前記第３のトランジスタに流れる電流を折り返す第８のトランジスタを有し、
前記第８のトランジスタにより折り返された電流が前記第２の電界効果トランジスタに供給される、
基準電圧回路。
【請求項５】
請求項１～４の何れか１項に記載の基準電圧回路において、
前記トランジスタの少なくとも１つが、電界効果トランジスタから構成されている、
基準電圧回路。
【請求項６】
請求項１～４の何れか１項に記載の基準電圧回路において、
前記トランジスタの少なくとも１つが、バイポーラトランジスタから構成されている、
基準電圧回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、基準電圧回路に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
宇宙空間や原子炉周辺などの放射線照射の環境下で使用される電子機器や、製造工程における非破壊検査でＸ線やγ線を照射する放射線透過検査が行われる電子部品などでは、Ｘ線やγ線等の電離性放射線の照射によって、種々の放射線損傷を受け、回路の誤動作や特性変動などを生じ、システムの機能低下を招くことがある。通信情報化社会の急速な進展に伴い、電子機器や電子部品の放射線耐性も大きな課題になってきている。電子機器には多くの半導体集積回路が使用されており、本発明は、半導体集積回路の定電圧源として幅広く用いられる基準電圧回路の放射線耐性を強化し、電子機器の安定動作化に貢献しようとするものである。
【０００３】
従来、半導体集積回路に用いられる基準電圧回路として、図７に示すようなトランジスタのゲート電極の仕事関数差の原理を用いた回路が知られている（例えば特許文献１、２など参照）。図７に示されている基準電圧回路１００は、ゲート電極がｎ型不純物を含んだポリシリコンで形成されたデプレッション型電界効果トランジスタＭ１と、ゲート電極がｐ型不純物を含んだポリシリコンで形成されたエンハンスメント型電界効果トランジスタＭ２と、トランジスタＭ３及び定電流源１１から成るソースフォロワ回路とを主たる構成要素として構成されている（例えば特許文献３など参照）。
【０００４】
トランジスタＭ１，Ｍ２を形成する基板やチャネルドープ領域の不純物濃度を同一にし、ゲート電極を形成するポリシリコンの導電型を、デプレッション型電界効果トランジスタＭ１のゲート電極をｎ型、エンハンスメント型電界効果トランジスタＭ２のゲート電極をｐ型とすることで、ゲート電極の導電型の違いによってもたらされる仕事関数の差を利用して、トランジスタＭ１とＭ２の閾値電圧に差を設け、１Ｖ程度の基準電圧を発生させている（例えば特許文献４など参照）。この場合、トランジスタＭ１とＭ２の基板やチャネルドープ領域の不純物濃度が等しくなっているため、プロセス変動、温度変動、及び電源電圧変動による基準電圧のバラツキを低減させることが可能となる。
【０００５】
トランジスタＭ１のゲート及びソースがトランジスタＭ２のドレインに接続され、トランジスタＭ３のゲートがトランジスタＭ２のドレインに接続され、トランジスタＭ２のゲートがトランジスタＭ３のソースに接続されている。定電流源１１がトランジスタＭ３のソースに接続される。トランジスタＭ１で生成された定電流をトランジスタＭ２に流して、トランジスタＭ１，Ｍ２の各閾値電圧の差、すなわちトランジスタＭ１，Ｍ２の各ゲート電極の仕事関数の差に応じた電圧をトランジスタＭ２のゲートとトランジスタＭ３のソースとの接続部から、基準電圧として出力している。
【０００６】
基準電圧の温度特性は、トランジスタＭ１のゲート電極はｎ型不純物を含んだポリシリコンで形成され、トランジスタＭ２のゲート電極はｐ型不純物を含んだポリシリコンで形成されているため、トランジスタＭ１，Ｍ２の各ゲート電極の仕事関数の温度特性が逆極性となり、閾値電圧の温度係数に差が生じ、トランジスタＭ１，Ｍ２の各チャネル幅Ｗとチャネル長Ｌのアスペクト比Ｓ（Ｗ／Ｌ）が等しい場合（Ｓ
Ｍ１
＝Ｓ
Ｍ２
）では、温度係数はゼロとならず、－０．５ｍＶ／℃の程度の負の温度特性となる（例えば特許文献４など参照）。
【０００７】
基準電圧ＶＲＥＦは、式１で表されるように、トランジスタＭ１，Ｍ２の各閾値電圧の電圧差となるため、プロセスのバラツキや電源電圧の変動の影響を受け難く安定した基準電圧を発生させることができる。また、トランジスタＭ１，Ｍ２の各チャネル幅Ｗとチャネル長Ｌのアスペクト比Ｓ（Ｗ／Ｌ）を調整することで良好な温度特性を得ることができる。
【０００８】
TIFF
2025094502000002.tif
28
165
【０００９】
ここで、Ｖ
ＴＨ_Ｍ１
はトランジスタＭ１の閾値電圧、Ｖ
ＴＨ_Ｍ２
はトランジスタＭ２の閾値電圧、Ｓ
Ｍ１
はトランジスタＭ１のアスペクト比（Ｗ
Ｍ１
／Ｌ
Ｍ１
）、Ｓ
Ｍ２
はトランジスタＭ２のアスペクト比（Ｗ
Ｍ２
／Ｌ
Ｍ２
）である。
【００１０】
放射線照射による特性劣化は主として、シリコン酸化膜中の正電荷の発生と、シリコン酸化膜とシリコン基板との界面における界面準位密度の増加によってもたらされ、基準電圧回路１００を構成するトランジスタＭ１，Ｍ２の閾値電圧を低下させる（例えば非特許文献１など参照）。
（【００１１】以降は省略されています）

関連特許