特許ウォッチ

公開番号2025088248
公報種別公開特許公報(A)
公開日2025-06-11
出願番号2023202824
出願日2023-11-30
発明の名称ドハティ増幅回路
出願人住友電工デバイス・イノベーション株式会社
代理人弁理士法人片山特許事務所
主分類H03F 1/02 20060101AFI20250604BHJP(基本電子回路)
要約【課題】特性の劣化を抑制することが可能なドハティ増幅回路を提供する。
【解決手段】ドハティ増幅回路は、入力された入力信号を第1信号と第2信号とに分配する分配ノードN1と、第1GaN HEMTを備え、前記第1信号を増幅し、増幅した信号を第4信号として出力するメインアンプ10と、第2GaN HEMTを備え、前記第2信号を増幅し、増幅した信号を第5信号として出力する第1ピークアンプ12と、前記第4信号と前記第5信号とを合成し、合成した信号を出力信号として出力端子に出力する合成ノードN2と、を備え、前記分配ノードと前記メインアンプとの間の電気長と、前記メインアンプと前記合成ノードとの間の電気長と、の合計の第1電気長は、前記分配ノードと前記第1ピークアンプとの間の電気長と、前記第1ピークアンプと前記合成ノードとの間の電気長と、の合計の第2電気長より短い。
【選択図】図7
特許請求の範囲【請求項１】
入力された入力信号を第１信号と第２信号とに分配する分配ノードと、
第１ＧａＮＨＥＭＴを備え、前記第１信号を増幅し、増幅した信号を第４信号として出力するメインアンプと、
第２ＧａＮＨＥＭＴを備え、前記第２信号を増幅し、増幅した信号を第５信号として出力する第１ピークアンプと、
前記第４信号と前記第５信号とを合成し、合成した信号を出力信号として出力端子に出力する合成ノードと、
備え、
前記分配ノードと前記メインアンプとの間の電気長と、前記メインアンプと前記合成ノードとの間の電気長と、の合計の第１電気長は、前記分配ノードと前記第１ピークアンプとの間の電気長と、前記第１ピークアンプと前記合成ノードとの間の電気長と、の合計の第２電気長より短いドハティ増幅回路。
続きを表示（約 1,500 文字）【請求項２】
前記第２電気長と前記第１電気長との差は、動作帯域の中心周波数における位相に換算して、２°以上かつ２０°以下である請求項１に記載のドハティ増幅回路。
【請求項３】
前記入力信号の入力電力が前記メインアンプおよび前記第１ピークアンプが動作する電力のとき、前記中心周波数の信号が前記メインアンプを通過するときの位相の変化量と前記中心周波数の信号が前記第１ピークアンプを通過するときの位相の変化量との差と、前記第２電気長と前記第１電気長との差を前記中心周波数における位相に換算した値と、の差は、２°以下である請求項２に記載のドハティ増幅回路。
【請求項４】
第３ＧａＮＨＥＭＴを備え、第３信号を増幅し、増幅した信号を第６信号として出力する第２ピークアンプを備え、
前記分配ノードは、前記入力信号を前記第１信号、前記第２信号および前記第３信号に分配し、
前記合成ノードは、前記第４信号、前記第５信号および前記第６信号を合成し、合成した信号を前記出力信号として前記出力端子に出力し、
前記第２ピークアンプがオンする前記入力信号の入力電力は、前記第１ピークアンプがオンする前記入力電力より大きく、
前記分配ノードと前記第２ピークアンプとの間の電気長と、前記第２ピークアンプと前記合成ノードとの間の電気長と、の合計の第３電気長は、前記第２電気長より長い請求項１に記載のドハティ増幅回路。
【請求項５】
前記第２電気長と前記第１電気長との差は、動作帯域の中心周波数における位相に換算して、２°以上かつ２０°以下であり、
前記第３電気長と前記第２電気長との差は、前記中心周波数における位相に換算して、２°以上かつ２０°以下である請求項４に記載のドハティ増幅回路。
【請求項６】
前記中心周波数の信号が前記メインアンプを通過するときの位相の変化量と前記中心周波数の信号が前記第１ピークアンプを通過するときの位相の変化量との差と、前記第２電気長と前記第１電気長との差を前記中心周波数における位相に換算した値と、の差は、２°以下であり、
前記中心周波数の信号が前記第１ピークアンプを通過するときの位相の変化量と前記中心周波数の信号が前記第２ピークアンプを通過するときの位相の変化量との差と、前記第３電気長と前記第２電気長との差を前記中心周波数における位相に換算した値と、の差は、２°以下である請求項５に記載のドハティ増幅回路。
【請求項７】
前記第１ピークアンプと前記合成ノードとの間に接続された第１インピーダンス変換器と、
前記第２ピークアンプと前記合成ノードとの間に接続された第２インピーダンス変換器と、
前記分配ノードと前記メインアンプとの間に接続された第１位相調整器と、
前記分配ノードと前記第１ピークアンプとの間に接続された第２位相調整器と、
前記分配ノードと前記第２ピークアンプとの間に接続された第３位相調整器と、
を備え、
前記第２位相調整器の電気長は動作帯域の中心周波数の信号における位相に換算して２°以上かつ２０°以下であり、
前記第３位相調整器の電気長は前記中心周波数の信号における位相に換算して４°以上かつ４０°以下である請求項４から請求項６のいずれか一項に記載のドハティ増幅回路。
【請求項８】
前記メインアンプと前記合成ノードとの間にはインピーダンス変換器は設けられておらず、
前記第１位相調整器の電気長は前記中心周波数の信号における位相に換算して６７．５°以上かつ１１２．５°以下である請求項７に記載のドハティ増幅回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、ドハティ増幅回路に関する。
続きを表示（約 3,400 文字）【背景技術】
【０００２】
メインアンプと２個以上のピークアンプを用いたＮ（Ｎは３以上）－ｗａｙドハティ増幅回路が知られている（例えば特許文献１、２）。
【先行技術文献】
【特許文献】
【０００３】
米国特許第８０２２７６０号明細書
米国特許第１０６０１３７５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ドハティ増幅回路において、各アンプにより増幅された信号が合成される合成ノードにおける各信号の位相が異なっている場合、利得等の特性が低下してしまう。
【０００５】
本開示は、特性の劣化を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本開示の一実施形態は、入力された入力信号を第１信号と第２信号とに分配する分配ノードと、第１ＧａＮＨＥＭＴを備え、前記第１信号を増幅し、増幅した信号を第４信号として出力するメインアンプと、第２ＧａＮＨＥＭＴを備え、前記第２信号を増幅し、増幅した信号を第５信号として出力する第１ピークアンプと、前記第４信号と前記第５信号とを合成し、合成した信号を出力信号として出力端子に出力する合成ノードと、備え、前記分配ノードと前記メインアンプとの間の電気長と、前記メインアンプと前記合成ノードとの間の電気長と、の合計の第１電気長は、前記分配ノードと前記第１ピークアンプとの間の電気長と、前記第１ピークアンプと前記合成ノードとの間の電気長と、の合計の第２電気長より短いドハティ増幅回路である。
【発明の効果】
【０００７】
本開示によれば、特性の劣化を抑制することができる。
【図面の簡単な説明】
【０００８】
図１は、実施例１に係るドハティ増幅回路のブロック図である。
図２は、実施例１におけるＰｏｕｔに対する確率、Ｐｉｎに対する各アンプのＰｏｕｔ、Ｐｉｎに対する各アンプの利得、Ｐｉｎに対する全体の利得を示す模式図である。
図３は、実施例１のＧａＮＨＥＭＴの断面図である。
図４は、ＧａＮＨＭＥＴにおける入力電力Ｐｉｎに対する位相を示す図である。
図５は、入力電力Ｐｉｎに対する各アンプの出力電力Ｐｏｕｔ、および入力電力Ｐｉｎに対する各アンプの位相を示す図である。
図６は、入力電力Ｐｉｎに対する各アンプの出力電力Ｐｏｕｔ、および入力電力Ｐｉｎに対する各アンプの位相を示す図である。
図７は、実施例１における位相の調整方法を説明する図である。
【発明を実施するための形態】
【０００９】
［本開示の実施形態の説明］
最初に本開示の実施形態の内容を列記して説明する。
（１）本開示の一実施形態は、入力された入力信号を第１信号と第２信号とに分配する分配ノードと、第１ＧａＮＨＥＭＴを備え、前記第１信号を増幅し、増幅した信号を第４信号として出力するメインアンプと、第２ＧａＮＨＥＭＴを備え、前記第２信号を増幅し、増幅した信号を第５信号として出力する第１ピークアンプと、前記第４信号と前記第５信号とを合成し、合成した信号を出力信号として出力端子に出力する合成ノードと、備え、前記分配ノードと前記メインアンプとの間の電気長と、前記メインアンプと前記合成ノードとの間の電気長と、の合計の第１電気長は、前記分配ノードと前記第１ピークアンプとの間の電気長と、前記第１ピークアンプと前記合成ノードとの間の電気長と、の合計の第２電気長より短いドハティ増幅回路である。これにより、合成ノードにおける第４信号と第５信号との位相差を小さくできる。よって、特性を向上できる。
（２）上記（１）において、前記第２電気長と前記第１電気長との差は、動作帯域の中心周波数における位相に換算して、２°以上かつ２０°以下であってもよい。これにより、特性をより向上できる。
（３）上記（２）において、前記入力信号の入力電力が前記メインアンプおよび前記第１ピークアンプが動作する電力のとき、前記中心周波数の信号が前記メインアンプを通過するときの位相の変化量と前記中心周波数の信号が前記第１ピークアンプを通過するときの位相の変化量との差と、前記第２電気長と前記第１電気長との差を前記中心周波数における位相に換算した値と、の差は、２°以下であってもよい。これにより、特性をより向上できる。
（４）上記（１）において、第３ＧａＮＨＥＭＴを備え、第３信号を増幅し、増幅した信号を第６信号として出力する第２ピークアンプを備え、前記分配ノードは、前記入力信号を前記第１信号、前記第２信号および前記第３信号に分配し、前記合成ノードは、前記第４信号、前記第５信号および前記第６信号を合成し、合成した信号を前記出力信号として前記出力端子に出力し、前記第２ピークアンプがオンする前記入力信号の入力電力は、前記第１ピークアンプがオンする前記入力電力より大きく、前記分配ノードと前記第２ピークアンプとの間の電気長と、前記第２ピークアンプと前記合成ノードとの間の電気長と、の合計の第３電気長は、前記第２電気長より長くてもよい。これにより、合成ノードにおける第４信号、第５信号および第６信号の位相差を小さくできる。よって、特性を向上できる。
（５）上記（４）において、前記第２電気長と前記第１電気長との差は、動作帯域の中心周波数における位相に換算して、２°以上かつ２０°以下であり、前記第３電気長と前記第２電気長との差は、前記中心周波数における位相に換算して、２°以上かつ２０°以下であってもよい。これにより、特性をより向上できる。
（６）上記（５）において前記中心周波数の信号が前記メインアンプを通過するときの位相の変化量と前記中心周波数の信号が前記第１ピークアンプを通過するときの位相の変化量との差と、前記第２電気長と前記第１電気長との差を前記中心周波数における位相に換算した値と、の差は、２°以下であり、前記中心周波数の信号が前記第１ピークアンプを通過するときの位相の変化量と前記中心周波数の信号が前記第２ピークアンプを通過するときの位相の変化量との差と、前記第３電気長と前記第２電気長との差を前記中心周波数における位相に換算した値と、の差は、２°以下であってもよい。これにより、特性をより向上できる。
（７）上記（４）から（６）のいずれかにおいて、前記第１ピークアンプと前記合成ノードとの間に接続された第１インピーダンス変換器と、前記第２ピークアンプと前記合成ノードとの間に接続された第２インピーダンス変換器と、前記分配ノードと前記メインアンプとの間に接続された第１位相調整器と、前記分配ノードと前記第１ピークアンプとの間に接続された第２位相調整器と、前記分配ノードと前記第２ピークアンプとの間に接続された第３位相調整器と、を備え、前記第２位相調整器の電気長は動作帯域の中心周波数の信号における位相に換算して２°以上かつ２０°以下であり、前記第３位相調整器の電気長は前記中心周波数の信号における位相に換算して４°以上かつ４０°以下であってもよい。これにより、第２位相調整器および第３位相調整器の設計が容易となる。
（８）上記（７）において、前記メインアンプと前記合成ノードとの間にはインピーダンス変換器は設けられておらず、前記第１位相調整器の電気長は前記中心周波数の信号における位相に換算して６７．５°以上かつ１１２．５°以下であってもよい。これにより、第１位相調整器の設計が容易となる。
【００１０】
［本開示の実施形態の詳細］
本開示の実施形態にかかるドハティ増幅回路の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
（【００１１】以降は省略されています）

関連特許