特許ウォッチ

公開番号2025083563
公報種別公開特許公報(A)
公開日2025-05-30
出願番号2025043428,2023115888
出願日2025-03-18,2023-07-14
発明の名称ハイブリッドコア構造を有する半導体パッケージ構造、および、その製造方法
出願人台湾積體電路製造股ふん有限公司,Taiwan Semiconductor Manufacturing Company,Ltd.
代理人弁理士法人牛木国際特許事務所
主分類H01L 23/14 20060101AFI20250523BHJP(基本的電気素子)
要約【課題】ハイブリッドコア構造を有する半導体パッケージ構造、および、その製造方法を提供する。
【解決手段】コアの異なる位置で、異なる材料特性を有するハイブリッド基板コアを有するパッケージ基板、および、それらの製造方法において、ハイブリッド基板コアの第一部分は、ハイブリッド基板コアの第二部分よりも、低い熱膨張率(CTE)を有する。ハイブリッド基板コアの第一部分のCTEは、組み立てられた半導体パッケージ中のパッケージ基板の第一側に搭載された半導体集積回路ダイのCTEに近接する。ハイブリッド基板コアの第二部分のCTEは、半導体パッケージが搭載される支持基板、たとえば、プリント回路基板のCTEに近接する。パッケージ基板は、半導体パッケージ中の応力、たとえば、熱的に誘導される応力の平衡を保つのを助け、これにより、パッケージ信頼性を改善する。
【選択図】図4
特許請求の範囲【請求項１】
半導体パッケージの基板であって、
第一表面、および、前記第一表面と反対の第二表面を有し、
前記第一表面に隣接する第一部分、および
前記第二表面に隣接する第二部分を有し、前記第一部分が、３０ＧＰａ～５０ＧＰａであり、且つ、前記第二部分のヤング率より高いヤング率を有する基板コアと、
前記基板コアの前記第一表面と前記第二表面間の前記基板コアに広がる複数の導電ビアと、
前記基板コアの前記第一表面上の第一再分配層と、
前記基板コアの前記第二表面上の第二再分配層と、
を有することを特徴とする半導体パッケージの基板。
続きを表示（約 1,600 文字）【請求項２】
前記基板コアの前記第二部分の前記ヤング率は、１０ＧＰａ～４０ＧＰａであることを特徴とする請求項１に記載の基板。
【請求項３】
前記基板コアの前記第一部分は、第一積層強化樹脂シートを有し、前記基板コアの前記第二部分は、第二積層強化樹脂シートを有し、前記第一積層強化樹脂シート、および、前記第二積層強化樹脂シートは、一緒に接合されて、前記基板コアを形成することを特徴とする請求項１に記載の基板。
【請求項４】
前記第一積層強化樹脂シート、および、前記第二積層強化樹脂シートは、それぞれ、０．２ｍｍ～０．６ｍｍの厚さを有することを特徴とする請求項３に記載の基板。
【請求項５】
前記基板コアはさらに、前記第一部分と前記第二部分間に位置する第三部分を有し、前記第三部分は、前記第一部分の熱膨張率（ＣＴＥ）より大きく、且つ、前記第二部分のＣＴＥより小さいＣＴＥを有し、且つ、前記第三部分は、１ＧＰａ～５０ＧＰａ間のヤング率を有することを特徴とする請求項１に記載の基板。
【請求項６】
前記第一部分、前記第二部分、および、前記第三部分は、それぞれ、一緒に接合されて、前記基板コアを形成する積層強化樹脂シートを有することを特徴とする請求項５に記載の基板。
【請求項７】
半導体パッケージであって、
半導体パッケージ構造と、パッケージ基板と、支持基板と、を有し、
前記半導体パッケージ構造は、一つ以上の半導体ＩＣダイを有し、
前記パッケージ基板は、第一側、前記第一側と反対側の第二側、および、前記第一側と前記第二側間で延伸する電気相互接続構造を有し、前記パッケージ基板は、ハイブリッド基板コアを有し、前記ハイブリッド基板コアは、
前記パッケージ基板の前記第一側に最も近い第一部分、および、
前記パッケージ基板の前記第二側に最も近い第二部分を有し、前記半導体パッケージ構造が、前記パッケージ基板の前記第一側に搭載され、
前記パッケージ基板の前記第二側が、前記支持基板に搭載され、前記パッケージ基板の前記ハイブリッド基板コアの前記第一部分は、３０ＧＰａ～５０ＧＰａであり、且つ、前記パッケージ基板の前記ハイブリッド基板コアの前記第二部分のヤング率より高いヤング率を有することを特徴とする半導体パッケージ。
【請求項８】
前記パッケージ基板の前記ハイブリッド基板コアの前記第二部分の前記ヤング率は、１０ＧＰａ～４０ＧＰａであることを特徴とする請求項７に記載の半導体パッケージ。
【請求項９】
前記パッケージ基板の前記ハイブリッド基板コアは、前記第一部分と前記第二部分間に位置する第三部分を有し、前記ハイブリッド基板コアの前記第三部分の熱膨張率（ＣＴＥ）は、前記ハイブリッド基板コアの前記第一部分のＣＴＥより大きく、且つ、前記ハイブリッド基板コアの前記第二部分のＣＴＥより小さいことを特徴とする請求項７、あるいは、８に記載の半導体パッケージ。
【請求項１０】
パッケージ基板の製造方法であって、
ハイブリッド基板コアの第一表面に隣接する第一部分、および、前記ハイブリッド基板コアの第二表面に隣接する第二部分を有するハイブリッド基板コアを形成し、前記ハイブリッド基板コアの前記第一部分は、３０ＧＰａ～５０ＧＰａであるヤング率を有し、且つ、前記ハイブリッド基板コアの前記第二部分が、１０ＧＰａ～４０ＧＰａであるヤング率を有する工程と、
複数の導電ビアを、前記ハイブリッド基板コアの前記第一表面と前記第二表面間の前記ハイブリッド基板コアを通じて形成する工程と、
第一再分配層を、前記ハイブリッド基板コアの前記第一表面上に形成する工程と、
第二再分配層を、前記ハイブリッド基板コアの前記第二表面上に形成する工程と、
を有することを特徴とするパッケージ基板の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、ハイブリッドコア構造を有する半導体パッケージ構造、および、その製造方法に関するものであって、特に、コアの異なる位置で、異なる材料特性を有するハイブリッド基板コアを有するパッケージ基板、および、それらの製造方法に関するものである。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
半導体装置は、様々な電子装置に用いられている。いくつかの例は、パソコン、携帯電話、デジタルカメラ、および、その他の電子機器を有する。半導体装置は、通常、絶縁層、あるいは、誘電体層、導電層、および、半導体材料層を、半導体基板上に連続して蒸着するとともに、リソグラフィ(lithography)を用いて、各種材料層をパターン化して、その上に、回路部品と素子を形成することにより形成される。数十、あるいは、数百の集積回路は、通常、単一の半導体ウェハ上に形成され、ウェハ上の各ダイは、スクラブライン(scribe line)に沿って、集積回路間を切ることにより、個片化(singulate)される。独立したダイ(die)は、通常、たとえば、マルチチップモジュール(multi-chip modules)、あるいは、その他のタイプのパッケージングで、別々にパッケージされる。
【０００３】
大量の半導体ＩＣダイを集積することによって、半導体パッケージがさらに大きく、さらに複雑になるにつれて、半導体パッケージの機械的安定性(mechanical integrity)を確実にすることが、ますます重要になっている。多くの半導体パッケージにおいて、熱的に誘導される応力(thermally-induced stresses)を含む応力は、故障率を増加させ、半導体パッケージの信頼性を低下させる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、コアの異なる位置で、異なる材料特性を有するハイブリッド基板コアを有するパッケージ基板、および、それらの製造方法を提供し、上述の問題を解決することを目的とする。
【課題を解決するための手段】
【０００５】
いくつかの実施形態において、半導体パッケージの基板が提供される。半導体パッケージの基板は、第一表面、および、第一表面と反対の第二基板を有する基板コア、基板コアの第一表面と第二表面間の基板コアに広がる複数の導電ビア、基板コアの第一表面上の第一再分配層、および、基板コアの第二表面上の第二再分配層を有する。基板コアは、第一表面に隣接する第一部分、および、第二表面に隣接する第二部分を有し、第一部分は、１０ｐｐｍ／℃より小さい熱膨張率(ＣＴＥ)を有し、第二部分は、１０ｐｐｍ／℃～３０ｐｐｍ／℃のＣＴＥを有する。
【０００６】
いくつかの実施形態において、半導体パッケージが提供される。半導体パッケージは、半導体パッケージ構造、パッケージ基板、および、支持基板を有する。半導体パッケージ構造は、一つ以上の半導体ＩＣダイを有する。パッケージ基板は、第一側、第一側と反対の第二側、および、第一側と第二側間で延伸する電気相互接続構造を有する。パッケージ基板は、パッケージ基板の第一側に最も近い第一部分、および、パッケージ基板の第二側に最も近い第二部分を有するハイブリッド基板コアを有し、半導体パッケージ構造は、パッケージ基板の第一側に搭載される。パッケージ基板の第二側は、支持基板に搭載される。パッケージ基板のハイブリッド基板コアの第一部分は、半導体パッケージ構造の半導体ＩＣダイの熱膨張率(ＣＴＥ)の５ｐｐｍ／℃以内であるＣＴＥを有する。パッケージ基板のハイブリッド基板コアの第二部分は、支持基板のＣＴＥの１０ｐｐｍ／℃以内であるＣＴＥを有する。
【０００７】
いくつかの実施形態において、パッケージ基板の製造方法が提供される。まず、ハイブリッド基板コアの第一表面に隣接する第一部分、および、ハイブリッド基板コアの第二表面に隣接する第二部分を有するハイブリッド基板コアが形成される。ハイブリッド基板コアの第一部分は、１０ｐｐｍ／℃より小さい熱膨張率(ＣＴＥ)を有する。ハイブリッド基板コアの第二部分は、１０ｐｐｍ／℃～３０ｐｐｍ／℃間のＣＴＥを有する。次に、複数の導電ビアは、ハイブリッド基板コアの第一表面と第二表面間のハイブリッド基板コアを通じて形成される。さらに、第一再分配層は、ハイブリッド基板コアの第一表面上に形成される。最後に、第二再分配層は、ハイブリッド基板コアの第二表面上に形成される。
【発明の効果】
【０００８】
コアの異なる位置で、異なる材料特性を有するハイブリッド基板コアを有するパッケージ基板は、パッケージ基板とパッケージ基板の第一側に結合される一つ以上の半導体ＩＣダイを有するパッケージ構造、および、パッケージ基板の第二側に結合される支持基板間の応力の平衡を保つのを助ける。これは、半導体パッケージの信頼性を改善し、故障率を減少させる。
【図面の簡単な説明】
【０００９】
添付図面を見ながら、以下の詳細な記述を参照すると、本発明の態様がさらによく理解できる。注意すべきことは、産業の標準的技巧に関連して、各種特徴は尺寸通りに描かれていない。実際、各種特徴の尺寸は、議論をはっきりさせるため、任意で増加、あるいは、減少する。
【００１０】
本発明の各種実施形態によるハイブリッド基板コアの第一側に隣接する第一部分、ハイブリッド基板コアの第二側に隣接する第二部分、および、ハイブリッド基板コアの第一部分と第二部分間に位置する第三部分を有するハイブリッド基板コアを有するパッケージ基板の形成プロセスにおける例示的な中間体構造の断面図である。
（【００１１】以降は省略されています）

関連特許