特許ウォッチ

公開番号2025072713
公報種別公開特許公報(A)
公開日2025-05-12
出願番号2023182963
出願日2023-10-25
発明の名称電子装置、及びトランジスタの駆動方法
出願人国立研究開発法人物質・材料研究機構
代理人
主分類H10D 86/40 20250101AFI20250501BHJP()
要約【課題】正負のいずれか一方の極性のパルス電圧を用いて、興奮性シナプスと抑制性シナプスの両方の動作を実現できるようにすること。
【解決手段】第1のゲート電極と、第1のゲート絶縁膜と、第1のゲート絶縁膜の上に設けられた第1の導電型の第1の半導体膜と、第1のゲート絶縁膜の上に設けられ、一部が第1の半導体膜に接する第2の導電型の第2の半導体膜と、第1の半導体膜と第2の半導体膜の各々の上に設けられたメモリ膜と、メモリ膜の上に設けられた第2のゲート絶縁膜と、第2のゲート絶縁膜の上に設けられた第2のゲート電極とを備えたトランジスタと、トランジスタのドレイン電流を第1の期間において読み出す第1の回路と、ドレイン電流が流れるゲート電圧を第1の期間に第2のゲート電極に印加し、第2の期間に第2のゲート電極にパルス電圧を印加する第2の回路とを有する電子装置による。
【選択図】図6
特許請求の範囲【請求項１】
第１のゲート電極と、
前記第１のゲート電極の上に設けられた第１のゲート絶縁膜と、
前記第１のゲート絶縁膜の上の第１の領域に設けられた第１の導電型の第１の半導体膜と、
前記第１のゲート絶縁膜の上の第２の領域に設けられ、一部が前記第１の半導体膜に接する第２の導電型の第２の半導体膜と、
前記第１の半導体膜と前記第２の半導体膜の各々の上に設けられ、内部電界が残留するメモリ膜と、
前記メモリ膜の上に設けられた第２のゲート絶縁膜と、
前記第２のゲート絶縁膜の上に設けられた第２のゲート電極とを備えたトランジスタと、
前記第１の半導体膜と前記第２の半導体膜との間を流れるドレイン電流を第１の期間において読み出す第１の回路と、
前記ドレイン電流が流れる程度のゲート電圧を前記第１の期間に前記第２のゲート電極に印加すると共に、前記第１の期間とは異なる第２の期間に前記第２のゲート電極にパルス電圧を印加する第２の回路と、
を有する電子装置。
続きを表示（約 1,300 文字）【請求項２】
前記ゲート電圧は、前記パルス電圧を印加した累積時間が増大するにつれて前記ドレイン電流が減少する第１のゲート電圧であることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記ゲート電圧は、前記パルス電圧を印加した累積時間が増大するにつれて前記ドレイン電流が増大する第２のゲート電圧であることを特徴とする請求項１に記載の電子装置。
【請求項４】
前記ゲート電圧は、前記パルス電圧を印加した累積時間が増大するにつれて前記ドレイン電流が増加から減少に転じる第３のゲート電圧であることを特徴とする請求項１に記載の電子装置。
【請求項５】
前記第２の回路は、前記ドレイン電流が増加から減少に転じる前の前記パルス電圧のパルス幅を、前記ドレイン電流が増加から減少に転じた後の前記パルス電圧のパルス幅と比較して狭くすることを特徴とする請求項４に記載の電子装置。
【請求項６】
前記第２の回路は、前記累積時間が増大するにつれて前記ドレイン電流が増加する期間の前に、前記パルス電圧とは極性が反対の電圧を印加することを特徴とする請求項４又は請求項５に記載の電子装置。
【請求項７】
前記第１の回路は、前記第１の期間に前記第１の半導体膜と前記第２の半導体膜との間に順方向の電圧を印加することを特徴とする請求項１乃至請求項６のいずれか１項に記載の電子装置。
【請求項８】
前記メモリ膜は、キャリアを蓄積するキャリア蓄積膜、又は強誘電体膜であることを特徴とする請求項１乃至請求項７のいずれか１項に記載の電子装置。
【請求項９】
前記キャリア蓄積膜は、金属フタロシアニンにポリスチレンが結合したスターポリスチレンであることを特徴とする請求項８に記載の電子装置。
【請求項１０】
トランジスタの駆動方法であって、
前記トランジスタは、
第１のゲート電極と、
前記第１のゲート電極の上に設けられた第１のゲート絶縁膜と、
前記第１のゲート絶縁膜の上の第１の領域に設けられた第１の導電型の第１の半導体膜と、
前記第１のゲート絶縁膜の上の第２の領域に設けられ、一部が前記第１の半導体膜に接する第２の導電型の第２の半導体膜と、
前記第１の半導体膜と前記第２の半導体膜の各々の上に設けられ、内部電界が残留するメモリ膜と、
前記メモリ膜の上に設けられた第２のゲート絶縁膜と、
前記第２のゲート絶縁膜の上に設けられた第２のゲート電極とを備え、
前記駆動方法は、
前記第１の半導体膜と前記第２の半導体膜との間を流れるドレイン電流を第１の期間において読み出すことと、
前記ドレイン電流が流れる程度のゲート電圧を前記第１の期間に前記第２のゲート電極に印加することと、
前記第１の期間とは異なる第２の期間に前記第２のゲート電極にパルス電圧を印加することとを含む、
トランジスタの駆動方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、電子装置、及びトランジスタの駆動方法に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
ＩｎｔｅｒｎｅｔｏｆＴｈｉｎｇｓ（ＩｏＴ）社会、脱炭素社会の実現に向けて、情報を高速かつ低消費電力で処理することが可能な集積回路の開発が行われている。そのような集積回路の一つに神経細胞模倣コンピュータがある。プロセッサが命令を逐次実行して結果をメモリに書き込むノイマン型コンピュータでは、プロセッサとメモリとの間の通信がボトルネックになって高速化に限度がある。これに対し、神経細胞模倣コンピュータは、人工ニューラルネットワークを構成する複数のニューロンが独立して並列に動作するため高速動作が容易である。しかも、神経細胞模倣コンピュータは、複数のニューロンのうちシナプスで信号を受けたニューロンのみが独立して動作するため消費電力を抑えることもできる。
【０００３】
神経細胞模倣コンピュータは、メムリスタをはじめとした様々な方法で実現されている。また、電界効果トランジスタとフローティングゲートメモリとを組み合わせたアンチアンバイポーラトランジスタによって神経細胞模倣コンピュータを実現する技術も提案されている（非特許文献１）。
【０００４】
非特許文献１のアンチアンバイポーラトランジスタでは、ゲート電極の上にＨｆＯ
２
のゲート絶縁膜を形成し、そのゲート絶縁膜の一部領域にｎ型半導体のＲｅＳ
２
膜とｐ型半導体の黒燐膜とをこの順に積層する。ゲート絶縁膜の一部領域の横にはＲｅＳ
２
膜が存在せず、黒燐膜がその自然酸化膜を介してゲート絶縁膜の上に形成される。黒燐膜の自然酸化膜は電荷を溜めるフローティングゲートとして機能し、その電荷量によってトランジスタの閾値電圧が変化する。
【０００５】
例えば、ゲート電極に正のパルス電圧を繰り返し印加すると自然酸化膜に電子が蓄積され、これによりパルス電圧の印加回数と共にドレイン電流が増大する興奮性シナプスに対応した動作を実現できる。その後にゲート電極に負のパルス電圧を繰り返し印加すると、自然酸化膜に蓄積されていた電子が抜けて、パルスの印加数と共にドレイン電流が減少する抑制性シナプスに対応した動作を実現できる。このようなドレイン電流の変化を人工ニューラルネットワークの重み付け係数として用いることで、神経細胞模倣コンピュータを実現できる。
【先行技術文献】
【非特許文献】
【０００６】
Ｘ．Ｘｉｏｎｇｅｔａｌ．， “ＲｅｃｏｎｆｉｇｕｒａｂｌｅＬｏｇｉｃ－ｉｎ－ＭｅｍｏｒｙａｎｄＭｕｌｔｉｌｉｎｇｕａｌＡｒｔｉｆｉｃｉａｌＳｙｎａｐｓｅｓＢａｓｅｄｏｎ２ＤＨｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ”，ＡｄｖａｎｃｅｄＦｕｎｃｔｉｏｎａｌＭａｔｅｒｉａｌｓ，ｖｏｌ．３０，ｐａｇｅ１９０９６４５，２０２０
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、非特許文献１の技術では、興奮性シナプスと抑制性シナプスの両方の動作を実現するために正負の二つの極性のパルス電圧をゲート電極に印加する必要がある。そのため、パルス電圧を生成する電圧生成回路の回路構成が複雑になり、それに伴う回路遅延によってパルス電圧の生成間隔を短くするのが難しくなる。
【０００８】
一つの側面では、本発明は、正負のいずれか一方の極性のパルス電圧を用いて、興奮性シナプスと抑制性シナプスの両方の動作を実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
一つの側面によれば、電子装置は、第１のゲート電極と、前記第１のゲート電極の上に設けられた第１のゲート絶縁膜と、前記第１のゲート絶縁膜の上の第１の領域に設けられた第１の導電型の第１の半導体膜と、前記第１のゲート絶縁膜の上の第２の領域に設けられ、一部が前記第１の半導体膜に接する第２の導電型の第２の半導体膜と、前記第１の半導体膜と前記第２の半導体膜の各々の上に設けられ、内部電界が残留するメモリ膜と、前記メモリ膜の上に設けられた第２のゲート絶縁膜と、前記第２のゲート絶縁膜の上に設けられた第２のゲート電極とを備えたトランジスタと、前記第１の半導体膜と前記第２の半導体膜との間を流れるドレイン電流を第１の期間において読み出す第１の回路と、前記ドレイン電流が流れる程度のゲート電圧を前記第１の期間に前記第２のゲート電極に印加すると共に、前記第１の期間とは異なる第２の期間に前記第２のゲート電極にパルス電圧を印加する第２の回路と、を有する。
【００１０】
上記電子装置において、前記ゲート電圧は、前記パルス電圧を印加した累積時間が増大するにつれて前記ドレイン電流が減少する第１のゲート電圧でもよい。
（【００１１】以降は省略されています）

関連特許