特許ウォッチ

公開番号2025068807
公報種別公開特許公報(A)
公開日2025-04-30
出願番号2023178826
出願日2023-10-17
発明の名称半導体ウェハの検査回路
出願人エイブリック株式会社
代理人
主分類H01L 21/66 20060101AFI20250422BHJP(基本的電気素子)
要約【課題】モニターテスト用半導体素子の耐圧測定を短時間かつ高精度に行うことができる半導体ウェハの検査回路の提供。
【解決手段】半導体基板の表面に形成されたPCMTEG領域内に設けられる半導体ウェハの検査回路100であって、VDD端子P1とVSS端子P2の間に並列に接続されたMOSトランジスタM1及びMOSトランジスタM2と、VDD端子P1とMOSトランジスタM1の間において、MOSトランジスタM1と直列に接続された抵抗素子R1と、VDD端子P1とMOSトランジスタM2の間において、抵抗素子R1と並列になるようにMOSトランジスタM2と直列に接続された抵抗素子R2と、を有する。
【選択図】図1
特許請求の範囲【請求項１】
半導体基板の表面に形成されたＰＣＭＴＥＧ領域内に設けられる半導体ウェハの検査回路であって、
第１の電源端子と第２の電源端子の間に並列に接続された第１の半導体素子及び第２の半導体素子と、
前記第１の電源端子と前記第１の半導体素子の間において、前記第１の半導体素子と直列に接続された第１の抵抗素子と、
前記第１の電源端子と前記第２の半導体素子の間において、前記第１の抵抗素子と並列になるように前記第２の半導体素子と直列に接続された第２の抵抗素子と、
を有することを特徴とする半導体ウェハの検査回路。
続きを表示（約 340 文字）【請求項２】
前記第１の抵抗素子における第１の抵抗値は、前記第２の抵抗素子における第２の抵抗値と異なる請求項１に記載の半導体ウェハの検査回路。
【請求項３】
前記第１の半導体素子の耐圧は、前記第２の半導体素子の耐圧と異なる請求項２に記載の半導体ウェハの検査回路。
【請求項４】
前記第１の半導体素子は、保護素子のプロセスで形成され、
前記第２の半導体素子は、前記保護素子の耐圧よりも高い耐圧の内部素子のプロセスで形成されている請求項３に記載の半導体ウェハの検査回路。
【請求項５】
前記第１の半導体素子及び前記第２の半導体素子は、いずれもＭＯＳトランジスタである請求項１から４のいずれかに記載の半導体ウェハの検査回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体ウェハの検査回路に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
半導体集積回路に使用される半導体素子（内部素子と称する）は、微細化や電界緩和構造の採用により、外部からの静電気などの電気的なノイズの侵入に対して容易に破壊されやすくなる。このため、外部からの信号が入力されるすべての電極パッドには、電気的なノイズに対し耐性の高い保護素子が設置される。
【０００３】
保護素子は、内部素子に影響を及ぼすことなく一時的な動作によってノイズを接地端子などに流す。したがって、この保護素子に求められる電気的特性としては、まず電気的なノイズとして想定される所定の電圧又は電流の印加に対して完全破壊しないことが挙げられる。二つ目の電気的特性としては、保護素子の一時的な動作は、半導体集積回路に求められる最大動作電圧よりも高く、内部素子の破壊耐圧よりも低い電圧で開始することが挙げられる。この二つ目の電気的特性により、電気的なノイズが侵入して電極パッドの電位が上昇する際に内部素子が破壊しないように、保護素子の一時的な動作によりノイズによる電流の大部分を保護素子が接地端子などに流すことで内部素子をノイズから保護することができる。
【０００４】
半導体集積回路の製造において、保護素子の動作開始電圧が内部素子の破壊耐圧以下になるように形成されているか否かは、半導体ウェハ上に形成されたモニターテスト用の内部素子及び保護素子をそれぞれ電気的に測定して検査することで確認する。このような内部素子及び保護素子は、プロセスコントロールモニターテストエレメントグループ（以下、ＰＣＭＴＥＧと称す。）として半導体ウェハ上のＰＣＭＴＥＧ領域に形成される。
【０００５】
ＰＣＭＴＥＧの測定時間を短縮できれば半導体集積回路の製造工程の生産性を向上できることから、測定時間の短縮について様々な提案がなされている。たとえば、プローブの移動を最短にして測定時間を短縮するために、ＰＣＭＴＥＧ領域をメイン領域とサブ領域に分け、電気的特性値に規格を有するＴＥＧのすべてをサブ領域にまとめて配置した半導体装置について提案した（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
特開２０２１－１２９７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一つの側面では、モニターテスト用半導体素子の耐圧測定を短時間かつ高精度に行うことができる半導体ウェハの検査回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一実施形態における半導体ウェハの検査回路は、
半導体基板の表面に形成されたＰＣＭＴＥＧ領域内に設けられる半導体ウェハの検査回路であって、
第１の電源端子と第２の電源端子の間に並列に接続された第１の半導体素子及び第２の半導体素子と、
前記第１の電源端子と前記第１の半導体素子の間において、前記第１の半導体素子と直列に接続された第１の抵抗素子と、
前記第１の電源端子と前記第２の半導体素子の間において、前記第１の抵抗素子と並列になるように前記第２の半導体素子と直列に接続された第２の抵抗素子と、
を有する。
【発明の効果】
【０００９】
本発明の一つの側面によれば、モニターテスト用半導体素子の耐圧測定を短時間かつ高精度に行うことができる半導体ウェハの検査回路を提供することを目的とする。
【図面の簡単な説明】
【００１０】
図１は、第１の実施形態におけるＰＣＭＴＥＧ領域内に設けられる半導体ウェハの検査回路を示す回路図である。
図２は、第１の実施形態における検査回路のＩ－Ｖ特性を測定した結果を示すグラフである。
図３は、第２の実施形態における検査回路のＩ－Ｖ特性を測定した結果を示すグラフである。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許