特許ウォッチ

公開番号2025066129
公報種別公開特許公報(A)
公開日2025-04-22
出願番号2025009276,2023223272
出願日2025-01-22,2015-03-12
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H10D 86/60 20250101AFI20250415BHJP()
要約【課題】良好な電気特性を有するトランジスタを有する半導体装置を提供する。
【解決手段】記憶回路および回路が同一の基板に作製されている半導体装置であって、記
憶回路は、容量素子、第1のトランジスタ、および第2のトランジスタを有し、第1のト
ランジスタのゲートには、容量素子、および第2のトランジスタのソースまたはドレイン
のいずれか一方が電気的に接続され、回路は、第3のトランジスタと、第4のトランジス
タと、を有し、第1のトランジスタおよび第3のトランジスタは、シリコンを含む活性層
を有し、第2のトランジスタおよび第4のトランジスタは、酸化物半導体を含む活性層を
有する。
【選択図】図23
特許請求の範囲【請求項１】
第１の回路及び第２の回路を有し、
前記第１の回路及び前記第２の回路のそれぞれは、第１のトランジスタと、第２のトランジスタと、容量素子と、を有し、
前記第２のトランジスタのソース及びドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソース及びドレインの他方は、前記第１のトランジスタのソース及びドレインの一方と電気的に接続され、
前記容量素子の一方の電極は、前記第１のトランジスタのゲートと電気的に接続される半導体装置であって、
前記第１のトランジスタのチャネル領域を有する第１の半導体膜と、
前記第１の半導体膜の上面と接する領域を有する第１の導電膜と、
前記第１の半導体膜の上面と接する領域を有する第２の導電膜と、
前記第１の半導体膜の上方に位置する領域を有し、かつ、前記容量素子の一方の電極としての機能を有する第３の導電膜と、
前記第３の導電膜の上方に位置する領域を有し、かつ、前記容量素子の他方の電極としての機能を有する第４の導電膜と、
前記第４の導電膜の上方に位置する領域を有する第１の絶縁膜と、
前記第１の絶縁膜の上方に位置する領域を有し、かつ、前記第２のトランジスタのチャネル領域を有する第２の半導体膜と、
前記第２の半導体膜の上面に接する領域を有し、かつ、前記第３の導電膜と電気的に接続される第５の導電膜と、
前記第２の半導体膜の上方に位置する領域を有し、かつ、前記第２のトランジスタのゲートとしての機能を有する第６の導電膜と、
を有し、
前記第３の導電膜及び前記第４の導電膜のそれぞれは、前記第１の半導体膜と重なりを有し、
前記第１の回路及び前記第２の回路は、一の前記第２の導電膜を共有しており、
前記第１のトランジスタは、前記第１の導電膜と前記第２の導電膜とが少なくとも前記第１のトランジスタのチャネル形成領域を介して導通しているとき、前記容量素子に保持された電荷量に応じて、前記第１の導電膜と前記第２の導電膜との間に電流を流す機能を有する、
半導体装置。
続きを表示（約 2,200 文字）【請求項２】
第１の回路及び第２の回路を有し、
前記第１の回路及び前記第２の回路のそれぞれは、第１のトランジスタと、第２のトランジスタと、容量素子と、を有し、
前記第２のトランジスタのソース及びドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソース及びドレインの他方は、前記第１のトランジスタのソース及びドレインの一方と電気的に接続され、
前記容量素子の一方の電極は、前記第１のトランジスタのゲートと電気的に接続される半導体装置であって、
前記第１のトランジスタのチャネル領域を有する第１の半導体膜と、
前記第１の半導体膜の上面と接する領域を有する第１の導電膜と、
前記第１の半導体膜の上面と接する領域を有する第２の導電膜と、
前記第１の半導体膜の上方に位置する領域を有し、かつ、前記容量素子の一方の電極としての機能を有する第３の導電膜と、
前記第３の導電膜の上方に位置する領域を有し、かつ、前記容量素子の他方の電極としての機能を有する第４の導電膜と、
前記第４の導電膜の上方に位置する領域を有する第１の絶縁膜と、
前記第１の絶縁膜の上方に位置する領域を有し、かつ、前記第２のトランジスタのチャネル領域を有する第２の半導体膜と、
前記第２の半導体膜の上面に接する領域を有し、かつ、前記第３の導電膜と電気的に接続される第５の導電膜と、
前記第２の半導体膜の上方に位置する領域を有し、かつ、前記第２のトランジスタのゲートとしての機能を有する第６の導電膜と、
前記第６の導電膜の上方に位置する領域を有する第２の絶縁膜と、
前記第２の絶縁膜の上方に位置する領域を有し、かつ、前記第１の導電膜と電気的に接続される第７の導電膜と、
を有し、
前記第３の導電膜及び前記第４の導電膜のそれぞれは、前記第１の半導体膜と重なりを有し、
前記第１の回路及び前記第２の回路は、一の前記第２の導電膜を共有しており、
前記第１のトランジスタは、前記第１の導電膜と前記第２の導電膜とが少なくとも前記第１のトランジスタのチャネル形成領域を介して導通しているとき、前記容量素子に保持された電荷量に応じて、前記第１の導電膜と前記第２の導電膜との間に電流を流す機能を有する、
半導体装置。
【請求項３】
第１の回路及び第２の回路を有し、
前記第１の回路及び前記第２の回路のそれぞれは、第１のトランジスタと、第２のトランジスタと、容量素子と、を有し、
前記第２のトランジスタのソース及びドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソース及びドレインの他方は、前記第１のトランジスタのソース及びドレインの一方と電気的に接続され、
前記容量素子の一方の電極は、前記第１のトランジスタのゲートと電気的に接続される半導体装置であって、
前記第１のトランジスタのチャネル領域を有する第１の半導体膜と、
前記第１の半導体膜の上面と接する領域を有する第１の導電膜と、
前記第１の半導体膜の上面と接する領域を有する第２の導電膜と、
前記第１の半導体膜の上方に位置する領域を有し、かつ、前記容量素子の一方の電極としての機能を有する第３の導電膜と、
前記第３の導電膜の上方に位置する領域を有し、かつ、前記容量素子の他方の電極としての機能を有する第４の導電膜と、
前記第４の導電膜の上方に位置する領域を有する第１の絶縁膜と、
前記第１の絶縁膜の上方に位置する領域を有し、かつ、前記第２のトランジスタのチャネル領域を有する第２の半導体膜と、
前記第２の半導体膜の上面に接する領域を有し、かつ、前記第３の導電膜と電気的に接続される第５の導電膜と、
前記第２の半導体膜の上方に位置する領域を有し、かつ、前記第２のトランジスタのゲートとしての機能を有する第６の導電膜と、
前記第６の導電膜の上方に位置する領域を有する第２の絶縁膜と、
前記第２の絶縁膜の上方に位置する領域を有し、かつ、前記第１の導電膜と電気的に接続される第７の導電膜と、
前記第２の導電膜と電気的に接続された第８の導電膜と、
を有し、
前記第７の導電膜及び前記第８の導電膜のそれぞれは、前記第２の絶縁膜の上面と接する領域を有し、
前記第３の導電膜及び前記第４の導電膜のそれぞれは、前記第１の半導体膜と重なりを有し、
前記第１の回路及び前記第２の回路は、一の前記第２の導電膜を共有しており、
前記第１のトランジスタは、前記第１の導電膜と前記第２の導電膜とが少なくとも前記第１のトランジスタのチャネル形成領域を介して導通しているとき、前記容量素子に保持された電荷量に応じて、前記第１の導電膜と前記第２の導電膜との間に電流を流す機能を有する、
半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第２の半導体膜は、酸化物半導体を含む、
半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の一態様は、半導体を利用した回路システムやその他の半導体装置に関する。ま
たは、本発明の一態様は、半導体装置のための駆動方法、または作製方法に関する。
続きを表示（約 2,100 文字）【０００２】
本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態
様の技術分野は、物、方法、または、製造方法に関する。または、本発明の一態様は、プ
ロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）
に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶
装置、それらの駆動方法、またはそれらの製造方法に関する。
【０００３】
本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全
般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は
、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学
装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体
装置を有している場合がある。
【０００４】
本明細書等において、回路システムとは、容量素子、トランジスタ、抵抗素子、記憶素
子、配線等の半導体装置を有する回路全般のことを指す。または、回路システムには、半
導体装置を駆動させる駆動回路、電源回路等が含まれていてもよい。または、回路システ
ムには、インバータ回路、ＮＡＮＤ回路、ＡＮＤ回路、ＮＯＲ回路、ＯＲ回路、バッファ
、レベルシフタ、ＸＯＲ回路、ＸＮＯＲ回路、ＡＮＤ－ＮＯＲ回路、ＯＲ－ＮＡＮＤ回路
、ＡＮＤ－ＯＲ－ＩＮＶ回路、ＯＲ－ＡＮＤ－ＩＮＶ回路、アナログスイッチ、フリップ
フロップ、セット可能なフリップフロップ、リセット可能なフリップフロップ、セットお
よびリセット可能なフリップフロップ、加算器、半加算器、マルチプレクサ、デマルチプ
レクサ、レジスタ、スキャンレジスタ、リテンションレジスタ、アイソレータ、およびデ
コーダ等の１つまたは複数が含まれてもよい。
【背景技術】
【０００５】
半導体材料を用いてトランジスタを構成する技術が注目されている。該トランジスタは
集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに
広く応用されている。トランジスタに適用可能な半導体材料としてシリコン系半導体材料
が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００６】
例えば、酸化物半導体として酸化亜鉛、またはＩｎ－Ｇａ－Ｚｎ酸化物を用いてトラン
ジスタを作製する技術が開示されている（特許文献１及び特許文献２参照）。
【０００７】
また、近年では電子機器の高性能化、小型化、または軽量化に伴い、微細化されたトラ
ンジスタなどの半導体素子を高密度に集積した集積回路の要求が高まっている。
【先行技術文献】
【特許文献】
【０００８】
特開２００７－１２３８６１号公報
特開２００７－９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の一態様は、良好な電気特性を有するトランジスタを有する回路システムを提供
することを課題の一つとする。または、本発明の一態様は、良好な電気特性を有するトラ
ンジスタと、静電容量が小さい容量素子とを有する回路システムを提供することを課題の
一つとする。または、本発明の一態様は、微細化に適したトランジスタを有する回路シス
テムを提供することを課題の一つとする。または、本発明の一態様は、スイッチング速度
（動作速度ともいう）が向上する回路システムを提供することを課題の一つとする。また
は、本発明の一態様は、書き込み速度が向上する回路システムを提供することを課題の一
つとする。または、本発明の一態様は、読み出し速度が向上する回路システムを提供する
ことを課題の一つとする。または、本発明の一態様は、消費電力の小さい回路システムを
提供することを課題の一つとする。または、本発明の一態様は、保持特性の良好な記憶素
子を有する回路システムを提供することを課題の一つとする。または、新規な回路システ
ムを提供することを課題の一つとする。または、新規な半導体装置を提供することを課題
の一つとする。
【００１０】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
（【００１１】以降は省略されています）

関連特許