特許ウォッチ

公開番号2025065010
公報種別公開特許公報(A)
公開日2025-04-17
出願番号2024166243
出願日2024-09-25
発明の名称JBS又はMPSダイオード等の電子デバイスにおけるショットキー接触の形成、及びショットキー接触を有する電子デバイス
出願人エスティマイクロエレクトロニクスインターナショナルエヌ.ヴイ.
代理人個人,個人,個人,個人,個人
主分類H10D 8/01 20250101AFI20250410BHJP()
要約【課題】ショットキー障壁高さ(SBH)値を低減させる金属-半導体接触を形成する方法及び金属-半導体接触を含む電子デバイスを提供する。
【解決手段】金属-半導体接触を形成する方法は、接合障壁ショットキー(JBS)タイプの電子デバイス20において、第1の電気伝導率を有する半導体本体24上に、第1の金属層32を形成する工程と、第1の金属層上への入射方向を有するレーザビーム42によって第1の金属層の少なくとも一部に熱処理を施す工程であって、当該入射方向に沿って第1の金属層の一部を1500℃～3000℃の温度で加熱することを含む工程と、を含む。
【選択図】図2D
特許請求の範囲【請求項１】
金属－半導体接触を形成する方法であって、
第１の電気伝導率を有する半導体本体上に、アノード端子に含まれる第１の金属層を形成することと、
前記第１の金属層上への入射方向を有するレーザビームによって前記第１の金属層の一部に熱処理を施すことであって、１５００℃～３０００℃の温度で前記第１の金属層の前記一部を前記入射方向に沿って加熱することを含む、熱処理を施すことと、
を含む、方法。
続きを表示（約 910 文字）【請求項２】
前記熱処理を施すことが、前記第１の金属層の前記一部を前記レーザビームによって１回以上走査することを含む、請求項１に記載の方法。
【請求項３】
前記入射方向が、前記第１の金属層の表面を横断する方向である、請求項１に記載の方法。
【請求項４】
前記第１の金属層の前記一部が、前記半導体本体と電気的に接触して配置されている、請求項１に記載の方法。
【請求項５】
前記第１の金属層の前記一部が、前記半導体本体と共に、金属－半導体接合又はショットキー接合を形成する、請求項４に記載の方法。
【請求項６】
前記熱処理を施すことが、前記レーザビームのパラメータとして、
前記レーザビームの波長が２９０～３７０ｎｍであり、
前記レーザビームのパルス持続時間が１００ｎｓ～３００ｎｓであり、
前記レーザビームのパルス数が１～５であり、及び
前記レーザビームのエネルギー密度が１～３Ｊ／ｃｍ
２
である、
前記レーザビームを生成することを含む、請求項１に記載の方法。
【請求項７】
前記レーザビームのパルスが、０．７～２．２５ｃｍ
２
の面積を有する導電層の表面に入射する、請求項６に記載の方法。
【請求項８】
前記レーザビームの波長が３０８ｎｍに等しく、前記レーザビームのパルス持続時間が１６０ｎｓに等しく、前記レーザビームのパルス数が１～５であり、前記レーザビームのエネルギー密度が１～３Ｊ／ｃｍ
２
である、請求項６に記載の方法。
【請求項９】
前記熱処理が、前記入射方向に沿って、前記第１の金属層の前記一部の均一な加熱を発生させるように構成されている、請求項１に記載の方法。
【請求項１０】
前記第１の金属層が、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、モリブデン（Ｍｏ）、及び窒化モリブデン（ＭｏＮ）のうちの１つ以上を含む、請求項１に記載の方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、金属－半導体接触を形成する方法、及び金属－半導体接触を含む電子デバイスに関する。
続きを表示（約 3,100 文字）【背景技術】
【０００２】
（関連技術の説明）
従来、シリコンカーバイド（ＳｉＣ）ダイオードのサージ電流に対する耐性について多くの研究が行われてきた。今日、新しい電力用途には、サージ電流に耐える能力という観点でより良好な性能が要求されている。サージ電流耐性は、高温での高い漏れ電流と共に、純粋なショットキーダイオードの主な制限を代表する。したがって、高電圧ダイオードのための最善の妥協点は、接合障壁ショットキー（ＪＢＳ）デバイス又はマージドＰＮショットキー（ＭＰＳ）デバイスによって代表される。この組合せは、バイポーラ活性化がダイオード両端の電圧降下を制限し、したがって電力消費を制限するので、ピーク電流能力に対して有益な効果を有する。ショットキー障壁高さ（ＳＢＨ）を制御することは、これらのデバイスの性能にとって重要である。
【０００３】
４Ｈ－ＳｉＣは、他のポリタイプよりも製造が非常に容易であるため、基板として一般的に使用される。しかしながら、４Ｈ－ＳｉＣのバンドギャップ（３．２ｅＶ）は、３Ｃ－ＳｉＣ（２．３ｅＶ）又はシリコン（１．１２ｅＶ）の対応するバンドギャップよりも大きいために、４Ｈ－ＳｉＣは、一部の電子用途には、３Ｃ－ＳｉＣに比べ、又はシリコンに比べて魅力の薄いものとなっている。例えば、ショットキー障壁ダイオードの場合、ＳＢＨ値を制御する可能性は、エネルギー消費を低減し、伝導損失を最小化するために重要な側面である。
【０００４】
ショットキー障壁の形成に関与する変数は数多くあり、例えば、エピタキシャル成長したドリフト層の表面と接触する金属の選択、及び特にアニーリング工程に関連した接触の形成におけるその進展等である。いくつかの研究により、ショットキー障壁高さの値及び金属／半導体界面を通る電流輸送の機構に特に注目して、４Ｈ－ＳｉＣ上のショットキー接触の様々なメタライゼーションパターンの電気的特性が解析された。しかしながら、一部の技術的な疑問は依然として未解決であり、更なる調査に値する。例えば、ショットキー障壁高さの制御及び低減の可能性は、デバイスのエネルギー消費を低減するための重要なポイントである。現在、４ＨＳｉＣベースの整流器のショットキー障壁として最も使用される金属の１つは、上述のように、チタンであり、これは一般に、１．２５ｅＶ程度の障壁高さ値をもたらす。モリブデンは同様の性能をもたらす。しかしながら、伝導損失の更なる低減は数多くの用途において有益であるため、障壁高さを低減することは、現在の課題の１つである。
【発明の概要】
【０００５】
本開示は、従来技術の欠点を克服するような、金属－半導体接触を形成する方法、及び金属－半導体接触を含む電子デバイスを提供し、特に、ＳＢＨ値を低減することができる方法を提供する。
【０００６】
本開示によれば、金属－半導体接触を形成する方法が提供される。金属－半導体接触を形成する方法は、最初に、第１の電気伝導率を有する半導体本体上に第１の金属層を形成することを含み、第１の金属層はアノード端子に含まれる。次に、金属層への入射方向を有するレーザビームによって第１の金属層の一部の熱処理が施され、これには、入射方向に沿って１５００℃～３０００℃の温度で第１の金属層の一部を加熱することが含まれる。
【０００７】
本開示によれば、金属－半導体接触を含む電子デバイスが提供される。電子デバイスは、第１の電気伝導率を有する、特にシリコンカーバイド製の固体本体と、第１の電気伝導率とは反対の第２の電気伝導率を有し、固体本体の表側に形成された注入領域とを備える。更に、電子デバイスは、固体本体の表側上に形成され、かつ固体本体と電気的に接触している第１の金属層を含み、第１の金属層を形成することは、レーザビームによる１５００℃～３０００℃の温度での熱処理を含む。最後に、電子デバイスは、第１の金属層上に形成され、かつ第１の金属層と直接電気的に接触する第２の金属層を含む。
【図面の簡単な説明】
【０００８】
本開示をよりよく理解するために、添付の図面を参照して、純粋に非限定的な例として、好ましい実施形態を以下説明する。
本開示の主題ではない一実施形態によるＪＢＳ又はＭＰＳデバイスを断面図で示す。
本開示の一実施形態による、ＪＢＳ又はＭＰＳデバイスの製造工程を、特にそのようなデバイスの金属－半導体接触の製造に関して断面図で示す。
本開示の一実施形態による、ＪＢＳ又はＭＰＳデバイスの製造工程を、特にそのようなデバイスの金属－半導体接触の製造に関して断面図で示す。
本開示の一実施形態による、ＪＢＳ又はＭＰＳデバイスの製造工程を、特にそのようなデバイスの金属－半導体接触の製造に関して断面図で示す。
本開示の一実施形態による、ＪＢＳ又はＭＰＳデバイスの製造工程を、特にそのようなデバイスの金属－半導体接触の製造に関して断面図で示す。
本開示の一実施形態による、ＪＢＳ又はＭＰＳデバイスの製造工程を、特にそのようなデバイスの金属－半導体接触の製造に関して断面図で示す。
本開示の一実施形態によるＪＢＳ又はＭＰＳデバイスを断面図で示す。
【発明を実施するための形態】
【０００９】
図１は、参照番号１で識別されるＪＢＳ（同様にＭＰＳ）デバイスを、Ｘ軸、Ｙ軸、Ｚ軸のデカルト（３軸）基準系における側面断面図で示す。以下、ＪＢＳデバイス１について説明するが、これにより一般性は失われない。
【００１０】
ＪＢＳデバイス１は、Ｎ型ドープ４Ｈ－ＳｉＣの基板３であって、第１のドーパント濃度（例えば、１・１０１９原子／ｃｍ３～１・１０２２原子／ｃｍ３）と、例えば、２ｍＱ・ｃｍ～４０ｍＱ・ｃｍの抵抗率と、表面３ｂの反対側の表面３ａと、５０μｍ～３５０μｍの厚さ、より詳細には１６０μｍ～２００μｍ、例えば１８０μｍに等しい厚さとを有する基板３と、Ｎ型４Ｈ－ＳｉＣの（エピタキシャル成長）ドリフト層２であって、第１のドーパント濃度よりも低い第２のドーパント濃度（例えば、１・１０１４原子／ｃｍ３～５・１０１６原子／ｃｍ３）を有し、基板３の表面３ａ上に配置され、厚さが５～１５μｍであるドリフト層２と、基板３の表面３ｂ上に配置されている、オーミック接触領域６（例えばニッケルシリサイド）と、オーミック接触領域６上に配置されている、例えばＴｉ／ＮｉＶ／Ａｇ又はＴｉ／ＮｉＶ／Ａｕのカソードメタライゼーション７と、ドリフト層２の上面に配置された、例えば、ＴｉとＡｌＳｉＣｕのスタック、又はＮｉとＡｌＳｉＣｕのスタック、又はＭｏとＡｌＳｉＣｕのスタックを含むアノードメタライゼーション８と、アノードメタライゼーション８を保護するための、アノードメタライゼーション８上のパッシベーション層１９と、ドリフト層２内の複数の接合障壁（ＪＢ）素子９であって、ドリフト層２の上面に面し、それぞれのＰ型注入領域９’及びオーミック接触９”を含む、複数のＪＢ素子９と、ＪＢ素子９を完全に囲むことができるか又は部分的に囲むことができるかのいずれかである、エッジ終端領域又は保護リング１０、特にＰ型注入領域と、を備える。
（【００１１】以降は省略されています）

関連特許