TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
公開番号
2025061318
公報種別
公開特許公報(A)
公開日
2025-04-10
出願番号
2025005437,2024077738
出願日
2025-01-15,2008-11-28
発明の名称
表示装置
出願人
株式会社半導体エネルギー研究所
代理人
主分類
G09F
9/30 20060101AFI20250403BHJP(教育;暗号方法;表示;広告;シール)
要約
【課題】工程を増やすことなく、1枚のマザーガラス基板上に所望の部分にそれぞれ精密
に配線の側面の角度を異ならせた配線を提供することを課題とする。
【解決手段】多階調マスクを用いることで1つのフォトレジスト層を1枚のマザーガラス
基板から遠ざかる方向に向かって断面積が連続的に減少するテーパ形状を有するフォトレ
ジスト層を形成する。1本の配線を形成する際、1枚のフォトマスクを用い、金属膜を選
択的にエッチングすることで、場所によって側面形状(具体的には基板主平面に対する角
度)が異なる1本の配線を得る。
【選択図】図1
特許請求の範囲
【請求項1】
トランジスタと、前記トランジスタのソース又はドレインの一方と電気的に接続される液晶素子と、を有する表示装置であって、
前記トランジスタのゲート電極としての機能を有する第1の導電層と、
前記第1の導電層上に配置された領域を有する第1の絶縁層と、
前記第1の絶縁層上に配置された領域を有し、かつ、前記トランジスタのチャネル形成領域を有する半導体層と、
前記半導体層上に配置された領域を有し、かつ、前記トランジスタのソース又はドレインの一方としての機能を有する第1の層と、
前記半導体層上に配置された領域を有し、かつ、前記トランジスタのソース又はドレインの他方としての機能を有する第2の層と、
前記第1の層の上面に接する領域を有し、かつ、前記第1の層を介して前記半導体層と電気的に接続される第2の導電層と、
前記第2の層の上面に接する領域を有し、かつ、前記第2の層を介して前記半導体層と電気的に接続される第3の導電層と、
前記第2の導電層上に配置された領域を有し、かつ、前記第2の導電層と電気的に接続される前記液晶素子の画素電極と、を有し、
前記第2の導電層は、前記第1の導電層と重なりを有する第1の領域と、前記第1の導電層と重なりを有さない第2の領域と、を有し、
前記第1の領域における前記第2の導電層の側面は、前記第2の領域における前記第2の導電層の側面よりも、テーパ角が小さい、
表示装置。
続きを表示(約 2,200 文字)
【請求項2】
トランジスタと、前記トランジスタのソース又はドレインの一方と電気的に接続される液晶素子と、を有する表示装置であって、
前記トランジスタのゲート電極としての機能を有する第1の導電層と、
前記第1の導電層上に配置された領域を有する第1の絶縁層と、
前記第1の絶縁層上に配置された領域を有し、かつ、前記トランジスタのチャネル形成領域を有する半導体層と、
前記半導体層の上面に接する領域を有し、かつ、前記トランジスタのソース又はドレインの一方としての機能を有する第1の層と、
前記半導体層の上面に接する領域を有し、かつ、前記トランジスタのソース又はドレインの他方としての機能を有する第2の層と、
前記第1の層の上面に接する領域を有し、かつ、前記第1の層を介して前記半導体層と電気的に接続される第2の導電層と、
前記第2の層の上面に接する領域を有し、かつ、前記第2の層を介して前記半導体層と電気的に接続される第3の導電層と、
前記第2の導電層上に配置された領域を有し、かつ、前記第2の導電層と電気的に接続される前記液晶素子の画素電極と、を有し、
前記第2の導電層は、前記第1の導電層と重なりを有する第1の領域と、前記第1の導電層と重なりを有さない第2の領域と、を有し、
前記第1の領域における前記第2の導電層の側面は、前記第2の領域における前記第2の導電層の側面よりも、テーパ角が小さい、
表示装置。
【請求項3】
トランジスタと、前記トランジスタのソース又はドレインの一方と電気的に接続される液晶素子と、を有する表示装置であって、
前記トランジスタのゲート電極としての機能を有する第1の導電層と、
前記第1の導電層上に配置された領域を有する第1の絶縁層と、
前記第1の絶縁層上に配置された領域を有し、かつ、前記トランジスタのチャネル形成領域を有する半導体層と、
前記半導体層上に配置された領域を有し、かつ、前記トランジスタのソース又はドレインの一方としての機能を有する第1の層と、
前記半導体層上に配置された領域を有し、かつ、前記トランジスタのソース又はドレインの他方としての機能を有する第2の層と、
前記第1の層の上面に接する領域を有し、かつ、前記第1の層を介して前記半導体層と電気的に接続される第2の導電層と、
前記第2の層の上面に接する領域を有し、かつ、前記第2の層を介して前記半導体層と電気的に接続される第3の導電層と、
前記第2の導電層上に配置された領域を有し、かつ、前記第3の導電層上に配置された領域を有する第2の絶縁層と、
前記第2の絶縁層上に配置された領域を有し、かつ、前記第2の絶縁層に配置されたコンタクトホールを介して前記第2の導電層と電気的に接続される前記液晶素子の画素電極と、を有し、
前記第2の導電層は、前記第1の導電層と重なりを有する第1の領域と、前記第1の導電層と重なりを有さない第2の領域と、を有し、
前記コンタクトホールは、前記第2の領域と重なる領域を有し、
前記第1の領域における前記第2の導電層の側面は、前記第2の領域における前記第2の導電層の側面よりも、テーパ角が小さい、
表示装置。
【請求項4】
トランジスタと、前記トランジスタのソース又はドレインの一方と電気的に接続される液晶素子と、を有する表示装置であって、
前記トランジスタのゲート電極としての機能を有する第1の導電層と、
前記第1の導電層上に配置された領域を有する第1の絶縁層と、
前記第1の絶縁層上に配置された領域を有し、かつ、前記トランジスタのチャネル形成領域を有する半導体層と、
前記半導体層の上面に接する領域を有し、かつ、前記トランジスタのソース又はドレインの一方としての機能を有する第1の層と、
前記半導体層の上面に接する領域を有し、かつ、前記トランジスタのソース又はドレインの他方としての機能を有する第2の層と、
前記第1の層の上面に接する領域を有し、かつ、前記第1の層を介して前記半導体層と電気的に接続される第2の導電層と、
前記第2の層の上面に接する領域を有し、かつ、前記第2の層を介して前記半導体層と電気的に接続される第3の導電層と、
前記第2の導電層上に配置された領域を有し、かつ、前記第3の導電層上に配置された領域を有する第2の絶縁層と、
前記第2の絶縁層上に配置された領域を有し、かつ、前記第2の絶縁層に配置されたコンタクトホールを介して前記第2の導電層と電気的に接続される前記液晶素子の画素電極と、を有し、
前記第2の導電層は、前記第1の導電層と重なりを有する第1の領域と、前記第1の導電層と重なりを有さない第2の領域と、を有し、
前記コンタクトホールは、前記第2の領域と重なる領域を有し、
前記第1の領域における前記第2の導電層の側面は、前記第2の領域における前記第2の導電層の側面よりも、テーパ角が小さい、
表示装置。
発明の詳細な説明
【技術分野】
【0001】
本発明は薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装
置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有
機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
続きを表示(約 1,200 文字)
【0002】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【0003】
近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数~数百nm程度)を用
いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタは
ICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。
【0004】
特に、マトリクス状に配置された表示画素毎にTFTからなるスイッチング素子を設け
たアクティブマトリクス型の表示装置(液晶表示装置や発光表示装置)が盛んに開発され
ている。
【0005】
この画像表示装置のスイッチング素子は、高精細な画像表示を得るために、面積効率よく
配置することができる高精細なフォトリソグラフィ技術が要求される。
【0006】
また、これまで、一枚のマザーガラス基板から複数のパネルを切り出して、大量生産を効
率良く行う生産技術が採用されてきた。マザーガラス基板のサイズは、1990年初頭に
おける第1世代の300×400mmから、2000年には第4世代となり680×88
0mm若しくは730×920mmへと大型化して、一枚の基板から多数の表示パネルが
取れるように生産技術が進歩してきた。今後、さらにマザーガラス基板のサイズは、大型
化するため、例えば第10世代の3mを超えるサイズの基板にも対応する必要がある。
【0007】
高精細な画像表示を得る表示装置を得るためには、マザーガラス基板上に成膜された金属
薄膜に対してフォトリソグラフィ技術により得られるレジストマスクを用いてエッチング
して配線を形成する。
【0008】
エッチング方法には、様々な方法があるが、大きく分けてドライエッチング方法とウェッ
トエッチング方法とが挙げられる。ウェットエッチング方法は等方性エッチングのため、
レジストマスクで保護された配線層の側面がある程度削り取られてしまい、微細化には不
向きとされている。
【0009】
また、一般に知られているドライエッチング方法は、RIEドライエッチング方法であり
、異方性エッチングである。異方性エッチングであるため、微細化には等方性エッチング
であるウェットエッチング方法と比べて有利とされている。
【0010】
また、ICPエッチング装置を用いて断面形状がテーパー形状を有するタングステン配線
が特許文献1に開示されている。
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
個人
知育教材
1日前
個人
旗の絡みつき防止具
7日前
株式会社半導体エネルギー研究所
表示装置
13日前
愛三工業株式会社
表示器
13日前
一般社団法人未来ものづくり振興会
表札
9日前
株式会社トスカバノック
ファスナー部材
8日前
セイコーエプソン株式会社
投射型表示装置
13日前
カシオ計算機株式会社
電子機器
8日前
株式会社フジシール
ラベルの分別方法
13日前
カシオ計算機株式会社
電子機器
8日前
セイコーエプソン株式会社
回路装置及び表示システム
14日前
ソフトバンクグループ株式会社
システム
14日前
ソフトバンクグループ株式会社
システム
14日前
ソフトバンクグループ株式会社
システム
14日前
ソフトバンクグループ株式会社
システム
14日前
ソフトバンクグループ株式会社
システム
7日前
NISSHA株式会社
カバーパネル、加飾シート及び表示装置
7日前
ローム株式会社
表示装置及びソースドライバ
14日前
ローム株式会社
表示装置及びソースドライバ
13日前
株式会社ジャパンディスプレイ
表示装置
13日前
セイコーエプソン株式会社
回路装置、電気光学装置及び電子機器
14日前
セイコーエプソン株式会社
回路装置、電気光学装置及び電子機器
14日前
株式会社パイロットコーポレーション
学習具、学習具セット
14日前
方略電子股ふん有限公司
電子装置
6日前
株式会社半導体エネルギー研究所
発光装置
13日前
株式会社半導体エネルギー研究所
表示装置
13日前
株式会社半導体エネルギー研究所
表示装置
13日前
株式会社半導体エネルギー研究所
表示装置
13日前
株式会社半導体エネルギー研究所
表示装置
13日前
株式会社半導体エネルギー研究所
表示装置
13日前
株式会社半導体エネルギー研究所
表示装置
13日前
株式会社半導体エネルギー研究所
電子機器
13日前
株式会社半導体エネルギー研究所
表示装置
12日前
株式会社半導体エネルギー研究所
発光装置
12日前
株式会社半導体エネルギー研究所
表示装置
13日前
株式会社半導体エネルギー研究所
発光装置
12日前
続きを見る
他の特許を見る