特許ウォッチ

公開番号2025058866
公報種別公開特許公報(A)
公開日2025-04-09
出願番号2024085520
出願日2024-05-27
発明の名称半導体装置及び半導体装置の製造方法
出願人深セン市昇維旭技術有限公司
代理人弁理士法人 HARAKENZO WORLD PATENT & TRADEMARK
主分類H10B 12/00 20230101AFI20250402BHJP()
要約【課題】各層の信号線を独立して引き出すことが容易な半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、基板10と、少なくとも1つの機能層20とを含む。機能層は、基板に垂直方向に沿って積層された第1の信号線203及び第2の信号線205を含む。第2の信号線は、第1の信号線の基板から遠い側に位置し、絶縁膜層209～211を介して第1の信号線との間で互いに絶縁される。第1の信号線及び第2の信号線は、いずれも第1の水平方向に延在しており、それぞれ本体延長部と引き出し端部と、を有する。引き出し端部は、第1の水平方向における本体延長部の少なくとも一端に位置し、第1の信号線の本体延長部と第2の信号線の本体延長部の基板上の正投影は重なり、第1の信号線の引き出し端部と第2の信号線の引き出し端部の基板上の正投影は重ならない。
【選択図】図30
特許請求の範囲【請求項１】
基板と、少なくとも１つの機能層とを含む半導体装置であって、
前記機能層は、前記基板に垂直方向に沿って積層された第１の信号線および第２の信号線を含み、前記第２の信号線は、前記第１の信号線の前記基板から遠い側に位置し、絶縁膜層を介して前記第１の信号線との間で互いに絶縁され、前記第１の信号線および前記第２の信号線は、いずれも第１の水平方向に延在しており、
前記第１の信号線および前記第２の信号線は、それぞれ本体延長部と引き出し端部とを有し、前記第１の信号線および前記第２の信号線において、前記引き出し端部は、第１の水平方向における前記本体延長部の少なくとも一端に位置し、
前記第１の信号線の本体延長部と前記第２の信号線の本体延長部の前記基板上の正投影は重なり、
前記第１の信号線の引き出し端部と前記第２の信号線の引き出し端部の前記基板上の正投影は重ならない
ことを特徴とする半導体装置。
続きを表示（約 2,200 文字）【請求項２】
前記第１の信号線および前記第２の信号線において、引き出し端部は、前記基板に近い第１の面と、前記基板から遠い第２の面とを有し、
前記第１の信号線および前記第２の信号線において、前記第１の面が前記第２の面を向く方向、または前記第２の面が前記第１の面を向く方向が引き出し方向である
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の面が前記第１の面を向く方向が前記引き出し方向である場合、同一の前記機能層に位置する前記第１の信号線の延在長さは、前記第２の信号線の延在長さよりも小さく、または
前記第１の面が前記第２の面を向く方向が前記引き出し方向である場合、同一の前記機能層に位置する前記第２の信号線の延在長さは、前記第１の信号線の延在長さよりも小さい
ことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記機能層は、さらに、第２の水平方向に延在する第３の信号線を含み、
前記第３の信号線は、前記第１の信号線および前記第２の信号線と前記垂直方向に沿って積層され、絶縁膜層を介して隣接する信号線との間で互いに絶縁され、第２の水平方向は第１の水平方向と交差し、
前記第３の信号線は、本体延長部と引き出し端部とを有し、前記第３の信号線の引き出し端部は、第２の水平方向における前記第３の信号線の本体延長部の少なくとも一端に位置する
ことを特徴とする請求項２または３に記載の半導体装置。
【請求項５】
前記機能層は、さらに、第２の水平方向に延在する第４の信号線を含み、
前記第４の信号線は、前記第１の信号線、前記第２の信号線および第３の信号線と垂直方向に沿って積層され、絶縁膜層を介して隣接する信号線との間で互いに絶縁され、
前記第４の信号線は、本体延長部と引き出し端部とを有し、前記第４の信号線の引き出し端部は、第２の水平方向における前記第４の信号線の本体延長部の少なくとも一端に位置し、
前記第４の信号線の本体延長部と前記第３の信号線の本体延長部の前記基板上の正投影は重なり、
前記第４の信号線の引き出し端部と前記第３の信号線の引き出し端部の前記基板上の正投影は重ならない
ことを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記機能層において、前記第３の信号線は、前記第１の信号線と前記第２の信号線との間に形成され、
前記機能層において、前記第４の信号線は、前記第３の信号線と前記第２の信号線との間に形成されるか、または
前記機能層において、前記第４の信号線は、前記第２の信号線の前記第３の信号線から遠い側に形成される
ことを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記第３の信号線および前記第４の信号線において、引き出し端部は、前記基板に近い第１の面と、前記基板から遠い第２の面とを有し、
前記第３の信号線および前記第４の信号線において、前記第１の面が前記第２の面を向く方向、または前記第２の面が前記第１の面を向く方向が引き出し方向である
ことを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記第２の面が前記第１の面を向く方向が前記引き出し方向である場合、同一の前記機能層に位置する前記第３の信号線の延在長さは、前記第４の信号線の延在長さよりも小さく、または
前記第１の面が前記第２の面を向く方向が前記引き出し方向である場合、同一の前記機能層に位置する前記第４の信号線の延在長さは、前記第３の信号線の延在長さよりも小さい
ことを特徴とする請求項７に記載の半導体装置。
【請求項９】
互いに間隔をおいて配置された第１の引き出し構造、第２の引き出し構造、第３の引き出し構造、および第４の引き出し構造をさらに備え、
前記第１の引き出し構造から前記第４の引き出し構造は、いずれも垂直方向に延在し、且つ延在長さが異なり、
前記第１の引き出し構造は、一端が前記第１の信号線の引き出し端部に接触し、他端が引き出し方向に沿って延びて各絶縁膜層を貫通し、
前記第２の引き出し構造は、一端が前記第２の信号線の引き出し端部に接触し、他端が引き出し方向に沿って延びて各絶縁膜層を貫通し、
前記第３の引き出し構造は、一端が前記第３の信号線の引き出し端部に接触し、他端が引き出し方向に沿って延びて各絶縁膜層を貫通し、
前記第４の引き出し構造は、一端が前記第４の信号線の引き出し端部に接触し、他端が引き出し方向に沿って延びて各絶縁膜層を貫通し、
各前記機能層に、前記第１の引き出し構造、前記第２の引き出し構造、前記第３の引き出し構造、および前記第４の引き出し構造が対応される
ことを特徴とする請求項７に記載の半導体装置。
【請求項１０】
前記第２の面が前記第１の面を向く方向が引き出し方向である場合、引き出し構造は、対応する引き出し端部の第１の面に接触し、または
前記第１の面が前記第２の面を向く方向が引き出し方向である場合、引き出し構造は、対応する引き出し端部の第２の面に接触する
ことを特徴とする請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体の分野に関し、特に半導体装置および半導体装置の製造方法に関する。
続きを表示（約 4,900 文字）【背景技術】
【０００２】
半導体産業の発展に伴い、ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ、ダイナミックランダムアクセス半導体装置）の記憶密度に対する市場の需要はますます高まっているが、既存の１Ｔ１Ｃ（Ｔはトランジスタの略、Ｃはキャパシタの略）記憶構造（すなわち、１つのトランジスタと１つのキャパシタを含む記憶構造）は、三次元的な積層を実現することが困難であり、平面レイアウトでは、記憶密度が限界寸法に影響され、且つ限界寸法はフォトリソグラフィー装置の開発によって制限されるため、記憶密度を高めることは困難である。２Ｔ０Ｃ記憶構造（すなわち、２つのトランジスタを含み、キャパシタを含まない記憶構造）は、限界寸法を減らすことなく、積層数を増やすことで記憶密度を高めることができるが、２Ｔ０Ｃ記憶構造では信号線が複数の層あり、各層の信号線をどのように引き出すかが解決が必要な緊急の課題となっている。
【発明の概要】
【０００３】
本発明は、各層の信号線の引き出しや他の構造との接続を容易にする半導体装置及びその製造方法を提供する。
【０００４】
本発明の第１の態様は、基板と、少なくとも１つの機能層とを含む半導体装置を提供し、前記機能層は、前記基板に垂直方向に沿って積層された第１の信号線および第２の信号線を含み、前記第２の信号線は、前記第１の信号線の前記基板から遠い側に位置し、絶縁膜層を介して前記第１の信号線との間で互いに絶縁され、前記第１の信号線および前記第２の信号線は、いずれも第１の水平方向に延在しており、
前記第１の信号線および前記第２の信号線は、それぞれ本体延長部と引き出し端部とを有し、前記第１の信号線および前記第２の信号線において、前記引き出し端部は、第１の水平方向における前記本体延長部の少なくとも一端に位置し、
前記第１の信号線の本体延長部と前記第２の信号線の本体延長部の前記基板上の正投影は重なり、前記第１の信号線の引き出し端部と前記第２の信号線の引き出し端部の前記基板上の正投影は重ならない。
【０００５】
本発明の第２の態様は、半導体装置の製造方法を提供する。前記製造方法は、
基板を提供することと、
前記基板に、少なくとも１つの機能層を形成することとを含み、
前記機能層を形成するステップは、
前記基板に、第１の水平方向に延在する第１の信号線と、前記第１の信号線を覆う第１の絶縁膜層とを形成することと、
前記第１の絶縁膜層の前記基板から遠い側に、第１の水平方向に延在する第２の信号線を形成することとを含み、
前記第１の信号線および前記第２の信号線は、それぞれ本体延長部と引き出し端部とを有し、前記第１の信号線および前記第２の信号線において、前記引き出し端部は、第１の水平方向における前記本体延長部の少なくとも一端に位置し、
前記第１の信号線の本体延長部と前記第２の信号線の本体延長部の前記基板上の正投影は重なり、
前記第１の信号線の引き出し端部と前記第２の信号線の引き出し端部の前記基板上の正投影は重ならない。
【０００６】
本発明の実施例によって提供される技術的解決策は、少なくとも以下の利点を有する。異なる層に位置し、且つ同一の方向に延在する信号線の引き出し端部を、重ならないようにずらして配置することにより、各層の信号線を互いに干渉することなく独立して引き出すことができる。
【図面の簡単な説明】
【０００７】
本明細書に組み込まれ、その一部を構成する添付図面は、本開示に適合する実施例を示し、明細書とともに、本開示の原理を説明するために使用される。当然のことながら、以下の説明における図面は本開示の一部の実施例にすぎず、当業者であれば創造的な努力をすることなくこれらの図面に基づいて他の図面を得ることができる。
本発明の実施例によって提供される半導体装置の立体構造の概略図を示す。
図１に示す半導体装置のＡ－Ａ方向の断面図を示す。
図１に示す半導体装置のＢ－Ｂ方向の断面図を示す。
図１に示す半導体装置の記憶ユニットのＡ－Ａ方向の断面図を示す。
図１に示す半導体装置の記憶ユニットのＢ－Ｂ方向の断面図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
本発明の実施例によって提供される半導体装置の製造方法において各ステップを実行した後の対応する断面構造模式図を示す。
【発明を実施するための形態】
【０００８】
次に、図面を参照して、例示的な実施形態についてより詳細に説明する。しかし、例示的な実施形態は様々な形態で実施することができ、本明細書で説明する例に限定されると理解されるべきではない。対照的に、これらの実施形態は、本願をより包括的かつ完全にし、例示的な実施形態の構想を当業者に全面的に伝達するように提供される。
【０００９】
さらに、説明された特徴、構造、または特性は、任意の適切な方法で１つまたは複数の実施形態に組み込むことができる。以下の説明では、本願の実施形態の完全な理解を提供するために、多くの具体的な詳細が提供される。しかしながら、当業者であれば、特定の詳細のうちの１つまたは複数ではなく、本願の技術的解決策を実施することができ、または他の方法、コンポーネント、装置、ステップなどを採用することができることを認識するであろう。他の場合には、本願の態様を分かりにくくすることを避けるために、周知の方法、装置、実装、または動作については詳細に示したり説明したりしていない。
【００１０】
以下、添付の図面および特定の実施例に基づいて本願についてさらに詳細に説明する。ここで、以下に説明する本願の様々な実施例に含まれる技術的特徴は、互いに矛盾しない限り、互いに組み合わせることができることに留意されたい。添付図面を参照して以下に説明する実施形態は、本願を説明するための例示であり、本願を限定するものとして解釈されるべきではない。
（【００１１】以降は省略されています）

関連特許