特許ウォッチ

公開番号2025056671
公報種別公開特許公報(A)
公開日2025-04-08
出願番号2023166283
出願日2023-09-27
発明の名称プリント配線板、プリント回路板、電子機器、及び画像形成装置
出願人キヤノン株式会社
代理人個人,個人,個人,個人
主分類H05K 1/02 20060101AFI20250401BHJP(他に分類されない電気技術)
要約【課題】モリインターフェイスの高速化を実現することができるプリント配線板及びプリント回路板を提供する。
【解決手段】プリント配線板は、複数の第1の信号端子を有するメモリコントローラと、複数の第2の信号端子を有するメモリデバイスとが実装可能であり、複数の第1の信号端子と複数の第2の信号端子とを電気的に接続するため、複数の第1の配線と、複数の第2の配線と、複数のヴィアと、を有し、複数の第1の配線と複数の第2の配線とが、プリント配線板の主面に対して垂直な方向に見た平面視における複数の第1の配線と複数の第2の配線との交点に設けられた複数のヴィアを介して接続され、平面視において、前記複数の第1の配線と複数の第2の配線とがなす角度θが、90°よりも大きく180°よりも小さく、互いに隣接するヴィアの中心を通る第1の直線と、第1の配線を通る第2の直線とがなす角度φがarctan(sinθ)である。
【選択図】図7
特許請求の範囲【請求項１】
複数の第１の信号端子を有するメモリコントローラと、複数の第２の信号端子を有するメモリデバイスとが実装可能であるプリント配線板であって、
複数の第１の配線と、複数の第２の配線と、複数のヴィアと、を有し、前記複数の第１の配線、前記複数の第２の配線及び前記複数のヴィアは、前記複数の第１の信号端子と前記複数の第２の信号端子とを電気的に接続するために設けられ、
前記複数の第１の配線と前記複数の第２の配線とが、前記プリント配線板の主面に対して垂直な方向に見た平面視における前記複数の第１の配線と前記複数の第２の配線との交点に設けられた前記複数のヴィアを介して接続され、
前記平面視において、前記複数の第１の配線と前記複数の第２の配線とがなす角度θであって、前記メモリコントローラ及び前記メモリデバイスに寄った側における前記角度θが、９０°よりも大きく１８０°よりも小さく、
前記平面視において、互いに隣接する前記ヴィアの中心を通る第１の直線と、前記第１の配線を通る第２の直線とがなす角度φであって、前記第２の直線に対して前記角度θと同じ側における前記角度φがａｒｃｔａｎ（ｓｉｎθ）である
ことを特徴とするプリント配線板。
続きを表示（約 940 文字）【請求項２】
前記平面視において、前記第１の配線が、前記ヴィアに対して前記第２の配線よりも前記メモリコントローラの側に配置されている
ことを特徴とする請求項１に記載のプリント配線板。
【請求項３】
前記角度θ、前記角度φ及び前記平面視において前記第２の配線と前記第１の直線とがなす角度ψが、θ＋φ＋ψ≦１８０°を満たす
ことを特徴とする請求項１又は２に記載のプリント配線板。
【請求項４】
前記角度θが１３５°である
ことを特徴とする請求項１又は２に記載のプリント配線板。
【請求項５】
前記角度φが２０°以上５０°以下である
ことを特徴とする請求項１又は２に記載のプリント配線板。
【請求項６】
前記角度φが３５°である
ことを特徴とする請求項５に記載のプリント配線板。
【請求項７】
前記メモリコントローラ及び前記メモリデバイスが実装可能な表層と、
第１の内層と、
前記第１の内層よりも前記表層から遠くに位置する第２の内層と、を有し、
前記第１の配線が前記第２の内層に形成され、前記第２の配線が前記第１の内層に形成されている
ことを特徴とする請求項１又は２に記載のプリント配線板。
【請求項８】
前記表層よりも前記第１の内層から遠くに位置する第１のグラウンド層と、
前記表層と前記第２の内層との間に位置する第２のグラウンド層と、を有する
ことを特徴とする請求項７に記載のプリント配線板。
【請求項９】
前記第１のグラウンド層と前記第２のグラウンド層とを接続するグラウンドヴィアを有し、
前記平面視において、前記グラウンドヴィアが、互いに隣接する前記ヴィアの中心を結ぶ垂直二等分線の上の位置に配置されている
ことを特徴とする請求項８に記載のプリント配線板。
【請求項１０】
前記第１の配線及び前記第２の配線がアドレスバス配線である
ことを特徴とする請求項１又は２に記載のプリント配線板。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、プリント配線板、プリント回路板、電子機器、及び画像形成装置に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
プリント回路板の一例であるメモリシステムは、複数の送信端子を有するメモリコントローラと、複数の受信端子を有するメモリデバイスと、これらが実装されたプリント配線板と、を備える。メモリコントローラの送信端子とメモリデバイスの受信端子とは、プリント配線板のバス配線で電気的に接続される。メモリコントローラは、コマンド信号及びアドレス信号を、バス配線を介してメモリデバイスに送信してメモリデバイスを制御する。また、メモリコントローラ及びメモリデバイスは、データ信号を送受信するデータ端子を有し、メモリコントローラのデータ端子とメモリデバイスのデータ端子とがプリント配線板のデータ信号線で電気的に接続される。
【０００３】
高機能な電子機器では、大容量のデータを高速に処理する必要がある。特許文献１に記載の電子機器では、２つのメモリデバイスを備えることで、大容量のデータを処理することが可能となっている。特許文献１に記載の２つのメモリデバイスは、Ｆｌｙ－ｂｙ（フライバイ）配線で構成されたバス配線によってメモリコントローラに電気的に接続される。
【先行技術文献】
【特許文献】
【０００４】
特開２０１４－１６８６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
大容量のデータを高速に処理するために、メモリインターフェイスの通信速度が高速化している。メモリインターフェイスは、クロック信号に同期して動作する。高速化によりクロック信号の周波数が高くなると、クロック信号の周期は短くなる。このクロック信号にアドレス信号が同期して動作する。そのため、メモリインターフェイスにおける通信速度の高速化を実現するためには、アドレス信号がメモリデバイスに受信される時間ばらつきを小さくすることが求められる。
【０００６】
転送速度が１Ｇｂｐｓを超える高周波信号は、配線が長いと電気信号の損失が大きくなる。損失により振幅電圧の降下や信号波形の立ち上り立下り時間が長くなり、その結果、電圧ノイズマージンやタイミングマージンが減少すると、高速化が阻害される。そのため、高速化を実現するには、配線による電気信号の損失を少なくするため、配線を短くすることが求められる。
【０００７】
しかしながら、従来のプリント配線板においては、メモリコントローラから引き出された第１の配線と、メモリデバイスに引き込まれた第２の配線とが直交するように両配線が配置される。さらに、第１の配線と第２の配線との交点にはヴィアが配置され、第１の配線と第２の配線とがヴィアを介して接続されているこのようなバス配線構造では、配線の長さばらつきを小さくすることができるが、配線が長くなる。
【０００８】
例えば、配線を短くするために、第２の配線の間隔を狭くした配線構造が考えられる。この構造では、配線を短くできるが、配線の長さばらつき、つまり、時間ばらつきが大きくなるため、高速化が阻害される。また、第１の配線と第２の配線とがなす角度を４５度にすることで長さを短くしようとすると、ヴィアと配線とが干渉するため、配線を迂回しなければならず、配線の長さばらつきが大きくなるため、高速化が阻害される。このように、配線の長さばらつきと配線長さとの間にはトレードオフが発生する。
【０００９】
そこで、本発明は、メモリインターフェイスの高速化を実現することができるプリント配線板及びプリント回路板を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一観点によれば、複数の第１の信号端子を有するメモリコントローラと、複数の第２の信号端子を有するメモリデバイスとが実装可能であるプリント配線板であって、複数の第１の配線と、複数の第２の配線と、複数のヴィアと、を有し、前記複数の第１の配線、前記複数の第２の配線及び前記複数のヴィアは、前記複数の第１の信号端子と前記複数の第２の信号端子とを電気的に接続するために設けられ、前記複数の第１の配線と前記複数の第２の配線とが、前記プリント配線板の主面に対して垂直な方向に見た平面視における前記複数の第１の配線と前記複数の第２の配線との交点に設けられた前記複数のヴィアを介して接続され、前記平面視において、前記複数の第１の配線と前記複数の第２の配線とがなす角度θであって、前記メモリコントローラ及び前記メモリデバイスに寄った側における前記角度θが、９０°よりも大きく１８０°よりも小さく、前記平面視において、互いに隣接する前記ヴィアの中心を通る第１の直線と、前記第１の配線を通る第２の直線とがなす角度φであって、前記第２の直線に対して前記角度θと同じ側における前記角度φがａｒｃｔａｎ（ｓｉｎθ）であるプリント配線板が提供される。
（【００１１】以降は省略されています）

関連特許