特許ウォッチ

公開番号2025052722
公報種別公開特許公報(A)
公開日2025-04-07
出願番号2023161576
出願日2023-09-25
発明の名称テスト回路及びクロック回路
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類G06F 1/04 20060101AFI20250328BHJP(計算;計数)
要約【課題】発振回路から出力されるクロック信号の発振周波数に関する判定を容易に行うことができる。
【解決手段】テスト回路は、発振回路から出力された予め設定された発振周波数のクロック信号のクロックをカウントするカウンタ回路と、異なる複数のクロック規格値が各々入力され、前記カウンタ回路によりカウントされたクロックのクロックカウント値と前記複数のクロック規格値の各々と比較する複数の比較回路と、前記複数の比較回路の比較結果に基づいて、前記発振周波数に関する判定を行う判定部と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
発振回路から出力された予め設定された発振周波数のクロック信号のクロックをカウントするカウンタ回路と、
異なる複数のクロック規格値が各々入力され、前記カウンタ回路によりカウントされたクロックのクロックカウント値と前記複数のクロック規格値の各々と比較する複数の比較回路と、
前記複数の比較回路の比較結果に基づいて、前記発振周波数に関する判定を行う判定部と、
を備えたテスト回路。
続きを表示（約 970 文字）【請求項２】
前記複数の比較回路は、前記発振周波数に対応する基準クロックカウント値よりも小さい予め定めた下限値を示す第１のクロック規格値と前記クロックカウント値とを比較する第１の比較回路と、前記基準クロックカウント値よりも大きい予め定めた上限値を示す第２のクロック規格値と前記クロックカウント値とを比較する第２の比較回路と、で構成され、
前記判定部は、前記第１の比較回路の比較結果として前記クロックカウント値が前記第１のクロック規格値以上であり、且つ、前記第２の比較回路の比較結果として前記クロックカウント値が前記第２のクロック規格値未満である場合に、前記クロック信号が正常であると判定する、
請求項１記載のテスト回路。
【請求項３】
前記複数の比較回路は、前記発振周波数に対応する基準クロックカウント値を含む予め定めた範囲内で予め定めたｎ個（ｎは２以上の整数）のクロック規格値と前記クロックカウント値とを各々比較するｎ個の比較回路で構成され、
前記判定部は、前記ｎ個の比較回路の比較結果に基づいて、前記発振周波数の変動の度合いを判定する
請求項１記載のテスト回路。
【請求項４】
前記発振回路は、前記発振周波数についてｎ段階の補正を行うためのｎ個の補正の設定値を設定可能であり、
前記判定部は、前記変動の度合いに対応する補正の設定値を前記発振回路に設定する
請求項３記載のテスト回路。
【請求項５】
前記判定部は、前記ｎ個の比較回路の比較結果と前記補正の設定値との対応関係を示すテーブルデータを用いて前記変動の度合いに対応する補正の設定値を設定する
請求項４記載のテスト回路。
【請求項６】
前記ｎ個のクロック規格値は、前記ｎ個の補正の設定値の各々を前記発振回路に設定して前記発振周波数で発振させて、クロックカウント値、発振周期、及び発振周波数の少なくとも１つを測定したときの測定結果に基づいて設定された値である
請求項３記載のテスト回路。
【請求項７】
クロック信号を出力する発振回路と、
請求項１～６の何れか１項に記載のテスト回路と、
を備えたクロック回路。

発明の詳細な説明【技術分野】
【０００１】
開示の技術は、テスト回路及びクロック回路に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
特許文献１には、電圧制御発振器と、希望周波数に応じて分周比が設定され前記電圧制御発振器の出力を分周した前記分周信号を前記位相比較器へ出力するプリスケーラとで構成されるＰＬＬ回路のうち、前記位相比較器とチャージポンプとプリスケーラとを内蔵した集積回路に対し、前記ループフィルタと電圧制御発振器とを接続して前記ＰＬＬ回路の検査を行う集積回路の検査方法であって、前記プリスケーラに分周比が設定され前記ＰＬＬ回路がロックアップ動作を開始すると同時にクロック信号を発生させる第１の処理と、前記クロック信号の立ち上がりまたは立ち下がりのタイミングごとに前記電圧制御発振器の出力周波数を順次測定するとともに、前記クロック信号の発生時からのクロック数をカウントする第２の処理と、前記電圧制御発振器の出力周波数の測定値と、その測定時におけるクロック数のカウント値とを記憶する第３の処理と、前記クロック数のカウント値がｍ（ｍは１以上の整数）のときの周波数の測定値と、前記クロック数のカウント値がｍ＋ｎ（ｎは１以上の整数）のときの周波数の測定値との差を、規格範囲内になるまでｍの値を更新しながら順次求める第４の処理とを含み、前記第４の処理で求めた差が規格範囲内となったときのｍの値を前記ＰＬＬ回路がロックした時点におけるクロック数のカウント値に決定することを特徴とする集積回路の検査方法が開示されている。
【０００３】
特許文献２には、電圧制御発振器への制御電圧に所定のアナログ変調波信号を加算してクロック信号を生成する周波数変調機能を有したクロック生成回路から出力されたクロック信号の中心周波数の測定を行うクロック生成回路のテスト回路において、前記アナログ変調波信号をデジタル信号に変換して出力するＡ／Ｄ変換回路と、該Ａ／Ｄ変換回路からのデジタル信号に応じて、前記クロック生成回路から出力されたクロック信号の周期のカウントを行うカウンタと、該カウンタの計数値を記憶するカウンタメモリと、前記クロック生成回路から出力されたクロック信号の中心周波数の所定の規格値を記憶する規格値メモリと、前記カウンタメモリに記憶された値と該規格値メモリに記憶された規格値とを比較し、該比較結果を出力する比較回路と、を備えることを特徴とするクロック生成回路のテスト回路が開示されている。
【０００４】
特許文献３には、位相同期発振回路を含むクロック受信回路に入力する入力クロック信号の断状態を検出するクロック断検出回路であって、入力クロック信号のクロック数の１／ｎ（ｎは１よりも大きい正の整数）をカウントしつつ入力位相比較信号として出力する入力カウンタ回路と、自己の出力にもとづいて形成される出力位相比較信号と前記入力位相比較信号を入力しつつ位相比較を行ない入力クロック信号との位相同期および周波数同期を確保したクロック信号を発生する位相同期発振回路と、前記位相同期発振回路の出力するクロック信号の１／ｎをカウントしつつ前記出力位相比較信号として出力する出力カウンタ回路と、入力クロック信号でカウントをセットし前記出力位相比較信号でカウントをリセットした入力クロック信号のカウント数にもとづいて入力クロック信号の断状態を判定し警報信号を出力する警報回路とを備えて成ることを特徴とするクロック断検出回路が開示されている。
【先行技術文献】
【特許文献】
【０００５】
特開２００４－０１５３６６号公報
特開２００６－３３３１１９号公報
特開平４－１０４６１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
発振回路から出力されるクロック信号の発振周波数が正常か否かをテストする方法として、例えばクロック信号をＮ分周（例えば８分周）した分周信号を、テスタによりストローブ信号を変えながら分周信号の立ち上がり及び立ち下がりのタイミングを測定して発振周期をテストする方法がある。また、クロック信号のクロック数を計測し、クロック数が１０００になった場合にパルス信号を出力し、テスタを用いて下限規格と上限規格の間でパルス信号を検出すれば正常と判定する方法がある。
【０００７】
しかしながら、上記のような方法で発振周期をテストする場合、ストローブ信号を少しずつ変えながら繰り返し測定をする必要があり、テストに要する時間が長く煩雑である、という問題があった。
【０００８】
また、発振周波数の補正を行う場合、発振周期の測定値に基づいて、補正の設定値を発振回路の外部で算出する必要があり、高機能のテスタを使用する必要がある等、テストが煩雑となる、という問題があった。
【０００９】
開示の技術は、上述した課題を解決するためになされたものであり、発振回路から出力されるクロック信号の発振周波数に関する判定を容易に行うことができるテスト回路及びクロック回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
第１の態様に係るテスト回路は、発振回路から出力された予め設定された発振周波数のクロック信号のクロックをカウントするカウンタ回路と、異なる複数のクロック規格値が各々入力され、前記カウンタ回路によりカウントされたクロックのクロックカウント値と前記複数のクロック規格値の各々と比較する複数の比較回路と、前記複数の比較回路の比較結果に基づいて、前記発振周波数に関する判定を行う判定部と、を備える。
（【００１１】以降は省略されています）

関連特許