特許ウォッチ

公開番号2025044013
公報種別公開特許公報(A)
公開日2025-04-01
出願番号2023151669
出願日2023-09-19
発明の名称ニューロモルフィックコンピューティング回路、及び、制御方法
出願人富士通株式会社
代理人弁理士法人真田特許事務所,個人
主分類G06N 3/049 20230101AFI20250325BHJP(計算;計数)
要約【課題】ニューロモルフィックコンピューティングのハードウェアの拡張性を向上させる。
【解決手段】スパイクの存在時間に関するカウンタと送信元とを含むスパイクを発生させる複数のノードと、複数のノード間を相互に接続する伝送アレイとを備え、伝送アレイは、スパイクに応じた伝送経路上の1以上の伝送回路によりスパイクを転送する複数の伝送回路を備える。各伝送回路は、スパイクを転送する際に、スパイクのカウンタの値を更新し、第1から第2ノードへの第1スパイクと、第2から第1ノードへの第2スパイクとの合流を検出すると、両スパイクのカウンタの値に基づき算出した時差を第1スパイクにセットする。第2ノードは、受信した複数のスパイクの複数の時差のうち、閾値Δtth以下の時差を特定し、特定した時差を含むスパイクの送信元ノードと第2ノードとの間の結合強度を累和し、累和結果が閾値Wthを超える場合にスパイクを発生させる。
【選択図】図24
特許請求の範囲【請求項１】
スパイクの存在時間に関するカウンタと、前記スパイクの送信元を示す情報とを含む前記スパイクを発生させる複数のノードと、
前記複数のノード間を相互に接続し、前記スパイクの伝送経路を形成する伝送アレイと、を備え、
前記伝送アレイは、前記スパイクに応じた伝送経路上の１以上の伝送回路により前記スパイクを転送する、複数の伝送回路を備え、
前記複数の伝送回路の各々は、
前記スパイクを転送する際に、前記スパイクの前記カウンタの値を更新し、
前記複数のノードのうちの第１ノードから第２ノードに送信される第１スパイクと、前記第２ノードから前記第１ノードに送信される第２スパイクとの合流を検出した場合に、前記第１スパイク及び前記第２スパイクの各々の前記カウンタの値に基づき算出した時差を、転送する前記第１スパイクにセットし、
前記第２ノードは、
前記伝送アレイから受信した複数のスパイクにセットされた複数の時差のうち、第１閾値以下である時差を特定し、
特定した前記時差がセットされた第３スパイクの前記送信元のノードと前記第２ノードとの間の結合強度を累和し、
前記累和の結果が第２閾値を超える場合に、第４スパイクを発生させる、
スパイク発生回路を備える、
ニューロモルフィックコンピューティング回路。
続きを表示（約 1,500 文字）【請求項２】
前記スパイク発生回路は、前記第４スパイクの発生タイミングと前記第４スパイクの直前に発生させた第５スパイクの発生タイミングとの間の時間間隔と、前記時間間隔において前記結合強度を累和した回数とに基づき、前記第１閾値を更新する、
請求項１に記載のニューロモルフィックコンピューティング回路。
【請求項３】
前記スパイク発生回路は、
前記伝送アレイから受信した前記複数のスパイクの各々について、前記スパイクにセットされた前記時差と、前記スパイクの前記送信元のノードと前記第２ノードとの間の前記結合強度と、を互いに対応付けて格納するバッファと、
前記バッファから読み出した前記時差が前記第１閾値以下である場合に、読み出した前記時差に対応付けて前記バッファに格納された前記結合強度を前記バッファから読み出して累和する累和器と、を備える、
請求項１又は請求項２に記載のニューロモルフィックコンピューティング回路。
【請求項４】
前記第２ノードは、
前記伝送アレイから受信した前記第１スパイクにセットされた前記時差に基づき、前記第２ノードと前記第１ノードとの間の第１結合強度を更新する結合強度更新回路を備える、
請求項１又は請求項２に記載のニューロモルフィックコンピューティング回路。
【請求項５】
前記結合強度更新回路は、
前記複数のノードの各々を示す情報と、前記複数のノードの各々と前記第２ノードとの間の結合強度と、を互いに対応付けて格納するメモリと、
前記伝送アレイから受信した前記第１スパイクに含まれる前記送信元を示す情報に基づき前記メモリから第１結合強度を読み出し、
前記第１スパイクにセットされた前記時差と、前記メモリから読み出した前記第１結合強度とに基づき、前記メモリに格納された前記第１結合強度を更新する、
更新回路と、を備える、
請求項４に記載のニューロモルフィックコンピューティング回路。
【請求項６】
前記結合強度更新回路は、前記第１スパイクにセットされた前記時差と、前記メモリから読み出した前記第１結合強度とを前記スパイク発生回路に送信する、
請求項５に記載のニューロモルフィックコンピューティング回路。
【請求項７】
複数のノードと、前記複数のノード間を相互に接続する伝送アレイとを備えるニューロモルフィックコンピューティング回路の制御方法であって、
前記複数のノードの各々が、スパイクの存在時間に関するカウンタと、前記スパイクの送信元を示す情報とを含む前記スパイクを発生させ、
前記伝送アレイに備えられる、前記スパイクに応じた伝送経路上の１以上の伝送回路により前記スパイクを転送する複数の伝送回路の各々が、
前記スパイクを転送する際に、前記スパイクの前記カウンタの値を更新し、
前記複数のノードのうちの第１ノードから第２ノードに送信される第１スパイクと、前記第２ノードから前記第１ノードに送信される第２スパイクとの合流を検出した場合に、前記第１スパイク及び前記第２スパイクの各々の前記カウンタの値に基づき算出した時差を、転送する前記第１スパイクにセットし、
前記第２ノードに備えられるスパイク発生回路が、
前記伝送アレイから受信した複数のスパイクにセットされた複数の時差のうち、第１閾値以下である時差を特定し、
特定した前記時差がセットされた第３スパイクの前記送信元のノードと前記第２ノードとの間の結合強度を累和し、
前記累和の結果が第２閾値を超える場合に、第４スパイクを発生させる、
制御方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、ニューロモルフィックコンピューティング回路、及び、制御方法に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
自然言語処理又は汎用ＡＩ（Artificial Intelligence）等の大規模ニューラルネットワーク（Neural Network）では、ＣＰＵ（Central Processing Unit）又はＧＰＵ（Graphical Processing Unit）等のハードウェアを用いて非常に多くの計算が行なわれる。これらのハードウェアを機械学習に用いる場合、ハードウェアの拡張性（スケーラビリティ）の制限とハードウェアを拡張する際の消費電力の増加とが懸念される。
【０００３】
これらの懸念に対する別のアプローチとして、脳の機能及び構造を模倣したニューロモルフィックコンピューティング（Neuromorphic Computing：以下、ＮＣと表記する場合がある）が知られている。
【０００４】
ＮＣは、神経細胞（ニューロン：Neuron）どうしをシナプスにより接続することで形成される神経回路網（脳神経網）における、スパイクの発火（Fire）の仕組みを模倣する計算モデルであり、ハードウェア（回路）によって実装される。
【０００５】
スパイクの発火とは、或るニューロンにおいて、先行するニューロンから流入したイオン分子が閾値を超えると、スパイクと呼ばれる高い電位を、スパイクの伝送路である軸索（Axon）を介して前後のニューロンに発する事象をいう。
【０００６】
発火と、それにより発生するスパイクの伝送とにより、神経回路網が機能する。神経回路網における一連のニューロンは、入力の特徴を捉え全体として何らかの意味を形成する。スパイクは、意味形成上の通信情報に相当する。
【０００７】
ＮＣの学習則の１つとして、スパイクタイミング依存可塑性（Spike-Timing Dependent Plasticity：以下、ＳＴＤＰと表記する場合がある）モデルが知られている。ＳＴＤＰとは、或るニューロンにおける発火によるスパイクがそのシナプスに到着する時刻と、先行接続しているニューロンにおける発火によるスパイクがそのシナプスに到着する時刻との差により決まる可塑性を意味する。
【０００８】
例えば、ＮＣは、ニューロンが発火したスパイクを転送し、複数のスパイクをシナプスで合流させるように動作する。各スパイクの発火からこれらのスパイクのシナプスでの合流までの時間差（時差）は、シナプスにおけるニューロン間の結合の度合い（結合強度Ｗ）を変化させる。シナプスの結合強度Ｗは、シナプスからニューロンに流入するイオン分子（イオン化合物電流，イオン電流）の電流量を変化させ、それにより、ニューロンにおいてスパイクを発火するための電流量も変化する。すなわち、スパイクの伝送は、ニューロン間のシナプスにおける結合強度Ｗの影響を受ける。結合強度Ｗは、深層学習におけるパラメータ（重み）に相当する。
【先行技術文献】
【特許文献】
【０００９】
特表２０２２－５０９７５４号公報
米国特許出願公開第２０２２／０３０９３２７号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１０】
機械学習及び推論を実行可能なＮＣのハードウェアをデジタル回路によって実現（デジタル実装）する際、ＮＣのハードウェアのスケーラビリティに制約が存在するため、ハードウェアの大規模化が阻害されることがある。
（【００１１】以降は省略されています）

関連特許