特許ウォッチ

公開番号2025067477
公報種別公開特許公報(A)
公開日2025-04-24
出願番号2023177487
出願日2023-10-13
発明の名称情報処理装置,プログラムおよび制御方法
出願人富士通株式会社
代理人弁理士法人真田特許事務所,個人
主分類G06F 9/50 20060101AFI20250417BHJP(計算;計数)
要約【課題】処理遅延を低減する。
【解決手段】第1の計算基盤30mに接続された複数のデバイスのうちの第1のデバイスに処理対象に対する処理遅延を検出し、且つ、第1の計算基盤30mに接続された複数のデバイスの利用状況が予め規定されたリモート負荷分散条件を満たす場合に、複数の計算基盤のそれぞれに接続されているデバイスの各利用状況と、第1の計算基盤30mから複数の計算基盤それぞれとの間の通信経路の各接続遅延とに基づいて、接続遅延が閾値未満の計算基盤に接続されている利用されていないデバイスのうちの第2のデバイスに、処理対象を処理させる。
【選択図】図3
特許請求の範囲【請求項１】
プロセッサと、インターコネクト規格に準拠するインターコネクトスイッチと、前記プロセッサに前記インターコネクトスイッチを介して接続される複数のデバイスとを有する計算基盤を、複数有するコンピュータシステムにおいて、複数の前記計算基盤のうちの第１の計算基盤に備えられる情報処理装置であって、
前記第１の計算基盤に接続された前記複数のデバイスのうちの第１のデバイスに処理対象に対する処理遅延を検出し、且つ、前記第１の計算基盤に接続された前記複数のデバイスの利用状況が予め規定されたリモート負荷分散条件を満たす場合に、
複数の前記計算基盤のそれぞれに接続されている前記デバイスの各利用状況と、前記第１の計算基盤から複数の前記計算基盤それぞれとの間の通信経路の各接続遅延とに基づいて、前記接続遅延が閾値未満の前記計算基盤に接続されている利用されていない前記デバイスのうちの第２のデバイスに、前記処理対象を処理させる制御部
を有することを特徴とする情報処理装置。
続きを表示（約 1,400 文字）【請求項２】
前記第１の計算基盤が、
前記インターコネクト規格のパケットに基づいて、前記第２のデバイスを制御するためのデバイス制御パケットを生成するデバイス制御パケット生成部と、
前記複数のデバイスを制御するデバイス制御部とを備え、
前記制御部が、前記デバイス制御パケット生成部に対して、前記デバイス制御パケットの発行を依頼し、
前記デバイス制御部が、前記デバイス制御パケット生成部が生成した前記デバイス制御パケットに基づいて、前記第２のデバイスを動作可能な状態に設定する
ことを特徴とする請求項１に記載の情報処理装置。
【請求項３】
前記デバイスがＦＰＧＡ（Field Programmable Gate Array）であり、前記デバイス制御部が、前記デバイス制御パケットに従って前記ＦＰＧＡの論理配置を設定する
ことを特徴とする請求項２に記載の情報処理装置。
【請求項４】
前記第２のデバイスが、
前記接続遅延が閾値未満の前記計算基盤のうち、予め設定された選択制限情報が示す条件を満たす前記計算基盤に接続されている
ことを特徴とする請求項１～３のいずれか１項に記載の情報処理装置。
【請求項５】
プロセッサと、インターコネクト規格に準拠するインターコネクトスイッチと、前記プロセッサに前記インターコネクトスイッチを介して接続される複数のデバイスとを有する計算基盤を、複数有するコンピュータシステムにおいて、複数の前記計算基盤のうちの第１の計算基盤に備えられる情報処理装置に、
前記第１の計算基盤に接続された前記複数のデバイスのうちの第１のデバイスに処理対象に対する処理遅延を検出し、且つ、前記第１の計算基盤に接続された前記複数のデバイスの利用状況が予め規定されたリモート負荷分散条件を満たす場合に、
複数の前記計算基盤のそれぞれに接続されている前記デバイスの各利用状況と、前記第１の計算基盤から複数の前記計算基盤それぞれとの間の通信経路の各接続遅延とに基づいて、前記接続遅延が閾値未満の前記計算基盤に接続されている利用されていない前記デバイスのうちの第２のデバイスに、前記処理対象を処理させる
機能を実行させるプログラム。
【請求項６】
プロセッサと、インターコネクト規格に準拠するインターコネクトスイッチと、前記プロセッサに前記インターコネクトスイッチを介して接続される複数のデバイスとを有する計算基盤を、複数有するコンピュータシステムにおいて、複数の前記計算基盤のうちの第１の計算基盤に備えられる情報処理装置が、
前記第１の計算基盤に接続された前記複数のデバイスのうちの第１のデバイスに処理対象に対する処理遅延を検出し、且つ、前記第１の計算基盤に接続された前記複数のデバイスの利用状況が予め規定されたリモート負荷分散条件を満たす場合に、
複数の前記計算基盤のそれぞれに接続されている前記デバイスの各利用状況と、前記第１の計算基盤から複数の前記計算基盤それぞれとの間の通信経路の各接続遅延とに基づいて、前記接続遅延が閾値未満の前記計算基盤に接続されている利用されていない前記デバイスのうちの第２のデバイスに、前記処理対象を処理させる
機能を実行することを特徴とする制御方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、情報処理装置，プログラムおよび制御方法に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
近年、ＣＰＵ（Central Processing Unit）の製造プロセスの限界に近づいているために、ＣＰＵの計算性能の伸びがこれまでに比べてなくなっている。そのため、システムレベルで性能の向上をはかる取り組みが盛んに行なわれている。
【０００３】
例えば、アプリケーションの性能向上手法のひとつに、ＧＰＵ（Graphics Processing
Unit）やＦＰＧＡ（Field Programmable Gate Array）といった一般的にアクセラレータと呼ばれるハードウェアをＣＰＵの他に用いることが行なわれている（例えば、特許文献１，２参照）。また、ＣＰＵの通信機能をＳｍａｒｔＮＩＣ（Network Interface Card）と呼ばれるデバイスにオフロードすることも行なわれている。
【０００４】
また、近年では、ＦＰＧＡやＧＰＵといったアクセラレータを、ＣＰＵに対してインターコネクトを介して接続することも行なわれている。このようなシステム構成のインターコネクトとして、ＣＸＬ（Compute Express Link：登録商標）が知られている。例えば、ＣＸＬスイッチで接続されたメモリリソースを管理するためのシステムが知られている（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００５】
米国特許出願公開第２０２０／０２４２７２４号明細書
米国特許出願公開第２０１８／０３００２３８号明細書
特開２０２１－１９０１２５号公報
特表２０２３－５２９８３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、このような従来のＣＸＬスイッチを用いたインタフェースにおいては、メモリを管理するのみであるので、ＦＰＧＡやＧＰＵを管理することができない。従って、アプリケーションから想定を超えるデータ処理がＦＰＧＡやＧＰＵに対して要求された場合に、処理の遅延が生じるという課題がある。
【０００７】
１つの側面では、本発明は、処理遅延を低減することを目的とする。
【課題を解決するための手段】
【０００８】
このため、この情報処理装置は、プロセッサと、インターコネクト規格に準拠するインターコネクトスイッチと、前記プロセッサに前記インターコネクトスイッチを介して接続される複数のデバイスとを有する計算基盤を、複数有するコンピュータシステムにおいて、複数の前記計算基盤のうちの第１の計算基盤に備えられる情報処理装置であって、前記第１の計算基盤に接続された前記複数のデバイスのうちの第１のデバイスに処理対象に対する処理遅延を検出し、且つ、前記第１の計算基盤に接続された前記複数のデバイスの利用状況が予め規定されたリモート負荷分散条件を満たす場合に、複数の前記計算基盤のそれぞれに接続されている前記デバイスの各利用状況と、前記第１の計算基盤から複数の前記計算基盤それぞれとの間の通信経路の各接続遅延とに基づいて、前記接続遅延が閾値未満の前記計算基盤に接続されている利用されていない前記デバイスのうちの第２のデバイスに、前記処理対象を処理させる制御部を有する。
【発明の効果】
【０００９】
一実施形態によれば、処理遅延を低減することができる。
【図面の簡単な説明】
【００１０】
第１実施形態に係るコンピュータシステムの構成を例示する図である。
第１実施形態に係るコンピュータシステムにおけるＣＵ（Control Unit）のハードウェア構成を例示する図である。
第１実施形態に係るコンピュータシステムのマスター計算基盤ユニットのＣＸＬ拡張機能部，ＣＵおよびＦＰＧＡ拡張機能部の機能構成を例示する図である。
第１実施形態に係るコンピュータシステムのスレーブ計算基盤ユニットのＣＸＬ拡張機能部，ＣＵおよびＦＰＧＡ拡張機能部の機能構成を例示する図である。
第１実施形態の一例としてのコンピュータシステムにおける並列処理の強化手法を示す図である。
第１実施形態に係るコンピュータシステムの計算基盤管理情報を例示する図である。
第１実施形態に係るコンピュータシステムのＣＵ連携処理部の処理を説明するための図である。
第１実施形態の一例としてのコンピュータシステムにおけるローカル負荷分散モードにおける処理を説明するためのシーケンス図である。
図８のシーケンス図に示す処理の前後のコンピュータシステムの状態を示す図である。
第１実施形態の一例としてのコンピュータシステムにおけるリモート負荷分散モードにおける処理を説明するためのシーケンス図である。
第２実施形態に係るコンピュータシステムの計算基盤管理情報を例示する図である。
第２実施形態の一例としてのコンピュータシステムにおけるリモート負荷分散モードにおける処理を説明するためのシーケンス図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許