特許ウォッチ

公開番号2025119280
公報種別公開特許公報(A)
公開日2025-08-14
出願番号2024014078
出願日2024-02-01
発明の名称データ転送制御装置および情報処理装置
出願人富士通株式会社,NTT株式会社
代理人個人,個人
主分類G06F 13/28 20060101AFI20250806BHJP(計算;計数)
要約【課題】受信側デバイスの処理が停滞している場合にも、送信側デバイスからメッセージが送信される他の受信側デバイスの処理の遅延を抑制する。
【解決手段】データ転送制御装置は、受信側デバイスを識別する宛先とデータの格納先を示すアドレスとを含むメッセージを送信側デバイスから受信する受信部と、メッセージを保持する送信キューと、送信側デバイスに保持されているデータのメモリへのコピーを送信側デバイスに指示し、メモリへのデータのコピーに基づいて、送信キューに保持されるメッセージに含まれるアドレスをメモリにおけるデータの格納位置を示すアドレスに書き換えるコピー処理部と、送信キューの先頭に保持されたメッセージを、メッセージに含まれる宛先で示される受信側デバイスに送信する送信部と、を有する。
【選択図】図1
特許請求の範囲【請求項１】
データを記憶領域から取得して処理する受信側デバイスを識別する宛先と、前記受信側デバイスに処理させるデータの格納先を示すアドレスとを含むメッセージを送信側デバイスから受信する受信部と、
前記受信部で受信した前記メッセージを保持する送信キューと、
前記送信側デバイスに保持されている前記データのメモリへのコピーを前記送信側デバイスに指示し、前記送信側デバイスから前記メモリへの前記データのコピーに基づいて、前記送信キューに保持される前記メッセージに含まれるアドレスを前記メモリにおける前記データの格納位置を示すアドレスに書き換えるコピー処理部と、
前記送信キューの先頭に保持された前記メッセージを、前記メッセージに含まれる前記宛先で示される前記受信側デバイスに送信する送信部と、を有する
データ転送制御装置。
続きを表示（約 1,800 文字）【請求項２】
前記メッセージの前記送信キューでの滞留時間が第１時間を超えるか否かを判断する判断部を有し、
前記コピー処理部は、前記判断部により前記滞留時間が前記第１時間を超えると判断された場合、前記データのメモリへのコピーを前記送信側デバイスに指示し、前記送信側デバイスから前記メモリへの前記データのコピーに基づいて、前記送信キューに保持される前記メッセージに含まれるアドレスを前記メモリにおける前記データの格納位置を示すアドレスに書き換える
請求項１に記載のデータ転送制御装置。
【請求項３】
前記メッセージをマルチキャストで複数の前記受信側デバイスに送信する場合に完了待ち情報が格納される完了待ちキューを有し、
前記完了待ち情報は、複数の前記受信側デバイスの各々が前記記憶領域から前記データをコピーしたときに完了通知をそれぞれ書き込む複数の完了フラグを含み、
前記完了待ちキューは、前記複数の完了フラグの全てに前記完了通知が書き込まれた場合、前記データを保持している前記記憶領域を解放し、前記完了待ちキューから前記完了待ち情報を追い出す
請求項２に記載のデータ転送制御装置。
【請求項４】
前記メッセージは、前記受信側デバイスが前記データを前記記憶領域からコピーした場合に前記完了通知を書き込む書き込みアドレスを含み、
前記送信部は、前記メッセージをマルチキャストする場合、複数の前記受信側デバイスの各々に前記メッセージを送信する前に、前記メッセージの前記書き込みアドレスを前記複数の完了フラグの位置を示すアドレスに書き換える
請求項３に記載のデータ転送制御装置。
【請求項５】
前記完了待ち情報は、前記滞留時間が前記第１時間を超えるときにセットされ、前記滞留時間が前記第１時間を超えないときにリセットされるコピーフラグを含み、
前記完了待ちキューは、前記コピーフラグのセット中に前記複数の完了フラグの全てに前記完了通知が書き込まれた場合、前記データを保持している前記メモリの前記記憶領域を解放し、前記コピーフラグのリセット中に前記複数の完了フラグの全てに前記完了通知が書き込まれた場合、前記データを保持している前記送信側デバイスに前記記憶領域を解放する
請求項３に記載のデータ転送制御装置。
【請求項６】
前記コピー処理部は、シングルキャストの前記メッセージを送信した前記送信側デバイスから前記データの前記メモリへのコピーの完了通知を受信した場合、前記データを保持している前記送信側デバイスに前記記憶領域を解放する
請求項２に記載のデータ転送制御装置。
【請求項７】
前記判断部は、前記送信キューに保持されている前記メッセージの数を、単位時間当たりに前記送信キューから前記受信側デバイスに送信されるデータ量で除して得られる値を前記滞留時間とする
請求項２ないし請求項６のいずれか１項に記載のデータ転送制御装置。
【請求項８】
前記判断部は、前記送信キューに保持されている前記メッセージの数を、単位時間当たりに前記送信キューから前記受信側デバイスに送信される前記メッセージの数で除して得られる値を前記滞留時間とする
請求項２ないし請求項６のいずれか１項に記載のデータ転送制御装置。
【請求項９】
前記メッセージは、受信側デバイスに処理させる前記データのデータサイズと、付加情報とを含み、
前記判断部は、前記受信部が受信した前記メッセージに含まれる前記データサイズが第１サイズより大きい場合、前記付加情報に前記データの前記メモリへの強制コピーの指定が含まれる場合、または、前記送信キューに前記データの前記メモリへの強制コピーが指定されている場合、前記滞留時間が前記第１時間を超えると判断する
請求項２ないし請求項６のいずれか１項に記載のデータ転送制御装置。
【請求項１０】
前記コピー処理部は、前記送信側デバイスから前記データを最も早く転送可能なメモリ、前記受信側デバイスに前記データを最も早く転送可能なメモリ、または、帯域幅が最も広いメモリを前記データをコピーするメモリにとして選択する
請求項１ないし請求項６のいずれか１項に記載のデータ転送制御装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、データ転送制御装置および情報処理装置に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
シリアルインタフェース制御装置において、メモリに格納した制御情報とバッファに格納した送信データとをフレーム合成回路で合成してフレームを生成し、生成したフレームを送信する手法が知られている（例えば、特許文献１参照）。
【０００３】
デバイスインタフェース間でデータを直接転送する場合に、制御情報記憶部に保持されたアクセス制御情報に含まれる転送元のデータブロックのアクセス許可内容に基づいてデータの転送を制御する手法が知られている（例えば、特許文献２参照）。
【０００４】
記憶領域間でデータを転送するＤＭＡ（Direct Memory Access）コントローラにおいて、優先度が異なるキューにそれぞれ保持されたデータ転送情報に応じて、ＣＰＵ（Central Processing Unit）を介在させずにデータ転送を繰り返す手法が知られている（例えば、特許文献３参照）。
【０００５】
データ転送システムにおいて、送信装置が、受信装置と通信タスクとを特定する特定情報を含むメッセージを複数の受信装置に送信し、通信タスクの抑止を解除した受信装置にデータを送信する手法が知られている（例えば、特許文献４参照）。
【先行技術文献】
【特許文献】
【０００６】
特開平１０－６９４５９号公報
特開平９－７３４１２号公報
特開２００５－１６５４３９号公報
特開２０１２－８８７５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
例えば、複数の機能をそれぞれ実現する複数のデバイス（ファンクション）をバス上に配置し、所定のデバイス間でデータを直接転送するファンクションチェイニング等のデータ転送手法が知られている。この種のデータ転送手法では、受信側デバイスの処理速度または処理負荷によって、送信側デバイスにデータが滞留する場合、送信側デバイスから他の受信側デバイスへのデータ転送が停滞し、システム全体の性能が低下する場合がある。
【０００８】
１つの側面では、本発明は、受信側デバイスの処理が停滞している場合にも、送信側デバイスからメッセージが送信される他の受信側デバイスの処理の遅延を抑制することを目的とする。
【課題を解決するための手段】
【０００９】
一つの観点によれば、データ転送制御装置は、データを記憶領域から取得して処理する受信側デバイスを識別する宛先と、前記受信側デバイスに処理させるデータの格納先を示すアドレスとを含むメッセージを送信側デバイスから受信する受信部と、前記受信部で受信した前記メッセージを保持する送信キューと、前記送信側デバイスに保持されている前記データのメモリへのコピーを前記送信側デバイスに指示し、前記送信側デバイスから前記メモリへの前記データのコピーに基づいて、前記送信キューに保持される前記メッセージに含まれるアドレスを前記メモリにおける前記データの格納位置を示すアドレスに書き換えるコピー処理部と、前記送信キューの先頭に保持された前記メッセージを、前記メッセージに含まれる前記宛先で示される前記受信側デバイスに送信する送信部と、を有する。
【発明の効果】
【００１０】
受信側デバイスの処理が停滞している場合にも、送信側デバイスからメッセージが送信される他の受信側デバイスの処理の遅延を抑制することができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許