特許ウォッチ

公開番号2025043969
公報種別公開特許公報(A)
公開日2025-04-01
出願番号2023151598
出願日2023-09-19
発明の名称半導体装置およびその製造方法
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H10D 30/66 20250101AFI20250325BHJP()
要約【課題】本発明の実施形態は、半導体装置ごとの特性のばらつきを抑制可能な、半導体装置及びその製造方法を提供する。
【解決手段】本発明の実施形態に係る半導体装置は、第1電極と、第1導電形の第1半導体領域と、ゲート電極と、第2導電形の第2半導体領域と、第1導電形の第3半導体領域と、第2電極と、を備える。ゲート電極は、第1半導体領域の上にゲート絶縁層を介して設けられている。第2半導体領域は、第2方向においてゲート絶縁層を介してゲート電極と対面する。第2半導体領域は、第1部分と、第1部分の上に設けられ、第1部分よりも高い第2導電形の不純物濃度を有する第2部分と、第2方向において第2部分とゲート電極との間に位置し、第2部分よりも高い第1元素の濃度を有する第3部分と、を含む。第1元素は、炭素、ゲルマニウム、アンチモン、及びインジウムからなる群より選択された1つ以上である。
【選択図】図1

特許請求の範囲【請求項１】
第１電極と、
前記第１電極の上に設けられ、前記第１電極と電気的に接続された第１導電形の第１半導体領域と、
前記第１半導体領域の上にゲート絶縁層を介して設けられたゲート電極と、
前記第１電極から前記第１半導体領域に向かう第１方向に垂直な第２方向において、前記ゲート絶縁層を介して前記ゲート電極と対面する第２導電形の第２半導体領域であって、
第１部分と、
前記第１部分の上に設けられ、前記第１部分よりも高い第２導電形の不純物濃度を有する第２部分と、
前記第２方向において前記第２部分と前記ゲート電極との間に位置し、前記第２部分よりも高い第１元素の濃度を有する第３部分と、
を含み、前記第１元素は炭素、ゲルマニウム、アンチモン、及びインジウムからなる群より選択された１つ以上である、前記第２半導体領域と、
前記第２半導体領域の上に設けられた第１導電形の第３半導体領域と、
前記第２部分の上に設けられ且つ前記第２方向において前記第３半導体領域と並ぶコンタクト部を含み、前記第２半導体領域及び前記第３半導体領域と電気的に接続された第２電極と、
を備えた、半導体装置。
続きを表示（約 1,600 文字）【請求項２】
前記第３部分における前記第１元素の濃度は、３．０×１０
１７
ａｔｏｍｓ／ｃｍ
３
よりも高く、５．０×１０
２０
ａｔｏｍｓ／ｃｍ
３
よりも低い、請求項１に記載の半導体装置。
【請求項３】
前記第２半導体領域は、前記第２方向において前記コンタクト部と並ぶ第４部分をさらに含み、
前記第４部分における前記第１元素の濃度は、前記第２部分における前記第１元素の濃度よりも高い、請求項１又は２に記載の半導体装置。
【請求項４】
前記第２半導体領域は、前記第２方向において隣り合う一対の前記ゲート電極の間に設けられ、
前記第２半導体領域は、一対の前記第３部分を含み、
前記第２部分は、前記第２方向において、前記一対の第３部分の間に位置する、請求項１又は２に記載の半導体装置。
【請求項５】
前記第１元素は、炭素又はゲルマニウムである、請求項１又は２に記載の半導体装置。
【請求項６】
第１電極と、
前記第１電極の上に設けられ、前記第１電極と電気的に接続された第１導電形の第１半導体領域と、
前記第１半導体領域の上にゲート絶縁層を介して設けられたゲート電極と、
前記第１電極から前記第１半導体領域に向かう第１方向に垂直な第２方向において、前記ゲート絶縁層を介して前記ゲート電極と対面する第２導電形の第２半導体領域であって、
第１部分と、
前記第１部分の上に設けられ、前記第１部分よりも高い第２導電形の不純物濃度を有する第２部分と、
を含む、前記第２半導体領域と、
前記第２半導体領域の上に設けられた第１導電形の第３半導体領域と、
前記第２半導体領域の上に設けられ且つ前記第２方向において前記第３半導体領域と並ぶコンタクト部を含み、前記第２半導体領域及び前記第３半導体領域と電気的に接続された第２電極と、を備え、
前記第２部分から前記ゲート絶縁層に向けて前記第２方向に沿って第２導電形の不純物の濃度分布を測定した際の、不純物濃度が最大値の０．１倍から０．００１倍までの範囲内である第１領域の長さは、前記第２部分と前記コンタクト部との界面から前記第１部分に向けて前記第１方向に沿って前記不純物の濃度分布を測定した際の、不純物濃度が最大値の０．１倍から０．００１倍までの範囲内である第２領域の長さの０．５倍未満である、半導体装置。
【請求項７】
前記第１領域における第１元素の濃度は、前記第２領域における前記第１元素の濃度よりも高く、
前記第１元素は炭素、ゲルマニウム、アンチモン、及びインジウムからなる群より選択された１つ以上である、請求項６に記載の半導体装置。
【請求項８】
第１導電形の第１半導体領域と、
前記第１半導体領域の上に絶縁層を介して設けられた導電層と、
前記第１半導体領域から前記導電層へ向かう第１方向に垂直な第２方向において、前記絶縁層を介して前記導電層と対面する第２導電形の第２半導体領域と、
前記第２半導体領域の上に設けられた第１導電形の第３半導体領域と、
を含む構造体に対して、前記第２半導体領域の一部及び前記第３半導体領域の一部を除去して開口を形成する工程と、
前記開口を通して、前記第１方向に対して第１角度で、炭素、ゲルマニウム、アンチモン、インジウム、アルゴン、及びシリコンからなる群より選択される１つ以上を、前記第２半導体領域にイオン注入する工程と、
前記開口を通して、前記第１方向に対して前記第１角度よりも小さな第２角度で、第２導電形の不純物を、前記第２半導体領域にイオン注入する工程と、を備えた、半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
Metal Oxide Semiconductor Field Effect Transistor（ＭＯＳＦＥＴ）、Insulated Gate Bipolar Transistor（ＩＧＢＴ）などの半導体装置は、電力変換等の用途に用いられる。半導体装置ごとの特性のばらつきは、小さいことが望ましい。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－４４５１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態の目的は、半導体装置ごとの特性のばらつきを抑制可能な、半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００５】
実施形態によれば、本発明の実施形態に係る半導体装置は、第１電極と、第１導電形の第１半導体領域と、ゲート電極と、第２導電形の第２半導体領域と、第１導電形の第３半導体領域と、第２電極と、を備える。前記第１半導体領域は、前記第１電極の上に設けられ、前記第１電極と電気的に接続されている。前記ゲート電極は、前記第１半導体領域の上にゲート絶縁層を介して設けられている。前記第２半導体領域は、前記第１電極から前記第１半導体領域に向かう第１方向に垂直な第２方向において、前記ゲート絶縁層を介して前記ゲート電極と対面する。前記第２半導体領域は、第１部分と、前記第１部分の上に設けられ、前記第１部分よりも高い第２導電形の不純物濃度を有する第２部分と、前記第２方向において前記第２部分と前記ゲート電極との間に位置し、前記第２部分よりも高い第１元素の濃度を有する第３部分と、を含む。前記第１元素は、炭素、ゲルマニウム、アンチモン、及びインジウムからなる群より選択された１つ以上である。前記第３半導体領域は、前記第２半導体領域の上に設けられている。前記第２電極は、前記第２部分の上に設けられ且つ前記第２方向において前記第３半導体領域と並ぶコンタクト部を含み、前記第２半導体領域及び前記第３半導体領域と電気的に接続されている。
本発明の実施形態に係る
【図面の簡単な説明】
【０００６】
実施形態に係る半導体装置の一部を示す斜視断面図である。
図１の一部を拡大した断面図である。
実施形態に係る半導体装置の特性を例示するグラフである。
実施形態に係る半導体装置の特性を例示するグラフである。
実施形態に係る半導体装置の製造方法を示す断面図である。
実施形態に係る半導体装置の製造方法を示す断面図である。
実施形態に係る半導体装置の製造方法を示す断面図である。
実施形態に係る半導体装置の製造方法を示す断面図である。
実施形態に係る別の半導体装置の一部を示す斜視断面図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施形態について図面を参照しつつ説明する。図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下の説明において、ｎ
＋
、ｎ、ｎ
－
及びｐ
＋
、ｐの表記は、各導電形における不純物濃度の相対的な高低を表す。すなわち、ｎ
＋
はｎよりもｎ形の不純物濃度が相対的に高く、ｎ
－
はｎよりもｎ形の不純物濃度が相対的に低いことを示す。また、ｐ
＋
はｐよりもｐ形の不純物濃度が相対的に高いことを示す。以下で説明する各実施形態について、各半導体領域のｐ形とｎ形を反転させて各実施形態を実施してもよい。
【０００８】
図１は、実施形態に係る半導体装置の一部を示す斜視断面図である。
図１に示した実施形態に係る半導体装置１００は、ＭＯＳＦＥＴである。半導体装置１００は、ｎ
－
形（第１導電形）ドリフト領域１（第１半導体領域）、ｐ形（第２導電形）ベース領域２（第２半導体領域）、ｎ
＋
形ソース領域３（第３半導体領域）、ｎ
＋
形ドレイン領域４、ゲート電極１０、ゲート絶縁層１１、絶縁層１２、下部電極２１（第１電極）、及び上部電極２２（第２電極）を含む。なお、図１では、上部電極２２が破線で示されている。
【０００９】
実施形態の説明では、ＸＹＺ直交座標系を用いる。下部電極２１からｎ
－
形ドリフト領域１に向かう方向をＺ方向（第１方向）とする。Ｚ方向に対して垂直であり、相互に直交する二方向をＸ方向（第２方向）及びＹ方向（第３方向）とする。また、説明のために、下部電極２１からｎ
－
形ドリフト領域１に向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、下部電極２１とｎ
－
形ドリフト領域１との相対的な位置関係に基づき、重力の方向とは無関係である。
【００１０】
半導体装置１００の下面には、下部電極２１が設けられている。ｎ
＋
形ドレイン領域４は、下部電極２１の上に設けられ、下部電極２１と電気的に接続されている。ｎ
－
形ドリフト領域１は、ｎ
＋
形ドレイン領域４の上に設けられている。ｎ
－
形ドリフト領域１は、ｎ
＋
形ドレイン領域４を介して、下部電極２１と電気的に接続されている。ｎ
－
形ドリフト領域１のｎ形不純物濃度は、ｎ
＋
形ドレイン領域４のｎ形不純物濃度よりも低い。
（【００１１】以降は省略されています）

関連特許