特許ウォッチ

公開番号2025037424
公報種別公開特許公報(A)
公開日2025-03-18
出願番号2023144353
出願日2023-09-06
発明の名称半導体装置およびその製造方法
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人個人,個人,個人
主分類H01L 21/301 20060101AFI20250311BHJP(基本的電気素子)
要約【課題】裏面電極にバリを発生させず、半導体デバイスの特性に影響を与えないようにダイシングすることができる半導体装置およびその製造方法を提供する。
【解決手段】本実施形態による半導体装置は、第1面、第1面とは反対側にある第2面、第1面と第2面との間にある側面を有する半導体素子を備える。第1電極層は、半導体素子の第1面に設けられている。第2電極層は、半導体素子の第2面に設けられている。第2面の外縁部は、第1面の外縁部よりも丸まっている。第2電極層の膜厚は側面に近づくに従って次第に薄くなっている。
【選択図】図1
特許請求の範囲【請求項１】
第１面、前記第１面とは反対側にある第２面、前記第１面と前記第２面との間にある側面を有する半導体素子と、
前記半導体素子の前記第１面に設けられた第１電極層と、
前記半導体素子の前記第２面に設けられた第２電極層とを備え、
前記第２面の外縁部が前記第１面の外縁部よりも丸まっており、
前記第２電極層の膜厚は前記側面に近づくに従って次第に薄くなっている、半導体装置。
続きを表示（約 900 文字）【請求項２】
前記第２電極層は、前記第２面の外縁部を被覆している、請求項１に記載の半導体装置。
【請求項３】
前記第１面に平行な平面において、前記第２電極層は、前記側面から外方へ飛び出ていない、請求項１または請求項２に記載の半導体装置。
【請求項４】
前記第２電極層は、前記第２面の外縁部において、前記第２面から前記側面に沿って前記第１面へ向かって曲がっている、請求項１または請求項２に記載の半導体装置。
【請求項５】
第１面、前記第１面とは反対側にある第２面、前記第１面と前記第２面との間にある側面を有する半導体素子の前記第１面に第１電極層を形成し、
前記半導体素子の複数の半導体チップ間にあるラインに沿って、前記第１面から前記半導体素子に溝を形成し、
前記溝が埋まるように前記第１面に接着剤を供給し、
前記溝内の前記接着剤が前記第２面から露出されるまで、前記半導体素子の前記第２面を研磨し、
前記半導体素子の前記第２面を選択的にエッチバックして前記接着剤を前記第２面から突出させ、
前記第２面および前記接着剤上に第２電極層の材料を堆積し、
前記第２面上にある前記第２電極層の材料を残置させたまま、前記接着剤を、前記接着剤上にある前記第２電極層の材料とともに選択的に除去することを具備する、半導体装置の製造方法。
【請求項６】
前記接着剤の供給後、前記第２面の研磨の前に、
前記第１面の前記接着剤に支持基板を接着し、
前記支持基板が下方になるように、前記半導体素子の上下を反転させることを具備し、
前記接着剤上にある前記第２電極層の材料の除去後、
前記第２面の前記第２電極層上にシートを貼付し、
前記シートが下方になるように、前記半導体素子の上下を反転させることを具備する、請求項５に記載の方法。
【請求項７】
前記シートの貼付後、
前記複数の半導体チップをピックアップして配線基板に実装される、請求項６に記載の方法。

発明の詳細な説明【技術分野】
【０００１】
本実施形態は、半導体装置およびその製造方法に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
半導体チップのダイシング工程は、半導体ウェハを研削して薄膜化した後に裏面電極を形成し、ブレードによりカットすることによって実行される。しかし、ブレードでカットする際に裏面電極にバリが発生し、バリがダイシングシートに食い込むことがある。この場合、半導体チップをダイシングシートからピックアップすることが困難になる。また、裏面電極のバリが、端子間ショート不良を発生させたり、半導体チップの端面にクラックを発生させることもある。
【０００３】
レーザダイシングでは、裏面電極のバリを抑制するが、レーザによる半導体チップへのダメージが懸念される。また、レーザのグルービング幅はダイシングライン幅の約２倍に広がるため、組立工程において裏面チップ端のメタル除去した部分に樹脂が入り込む。これにより、半導体デバイスの特性に影響を与えることが懸念される。
【先行技術文献】
【特許文献】
【０００４】
特開２０００－１９５８２６号公報
特許第４４２７３０８号
特開２００７－１６５３７１号公報
特許第５２３８９２７号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
裏面電極にバリを発生させず、半導体デバイスの特性に影響を与えないようにダイシングすることができる半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００６】
本実施形態による半導体装置は、第１面、第１面とは反対側にある第２面、第１面と第２面との間にある側面を有する半導体素子を備える。第１電極層は、半導体素子の第１面に設けられている。第２電極層は、半導体素子の第２面に設けられている。第２面の外縁部は、第１面の外縁部よりも丸まっている。第２電極層の膜厚は側面に近づくに従って次第に薄くなっている。
【図面の簡単な説明】
【０００７】
実施形態による半導体装置の構成例を示す部分的断面図。
実施形態による半導体装置の製造方法の一例を示す断面図。
図２に続く、半導体装置の製造方法の一例を示す断面図。
図３に続く、半導体装置の製造方法の一例を示す断面図。
図４に続く、半導体装置の製造方法の一例を示す断面図。
図４に続く、半導体装置の製造方法の一例を示す断面図。
図５Ａに続く、半導体装置の製造方法の一例を示す断面図。
図５Ｂに続く、半導体装置の製造方法の一例を示す断面図。
図６Ａに続く、半導体装置の製造方法の一例を示す断面図。
図６Ｂに続く、半導体装置の製造方法の一例を示す断面図。
図７Ａに続く、半導体装置の製造方法の一例を示す断面図。
図７Ｂに続く、半導体装置の製造方法の一例を示す断面図。
図８Ａに続く、半導体装置の製造方法の一例を示す断面図。
図８Ｂに続く、半導体装置の製造方法の一例を示す断面図。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。図面は模式的または概念的なものである。明細書と図面において、同一の要素には同一の符号を付す。
【０００９】
図１は、実施形態による半導体装置の構成例を示す部分的断面図である。半導体装置１は、半導体素子１０と、表面電極２０と、絶縁膜３０と、裏面電極４０と、表面電極５０とを備えている。尚、図１は、半導体装置１の端部を部分的に示している。表面電極２０および／または表面電極５０は、第１電極層の一例である。
【００１０】
半導体装置１は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＨＥＭＴ（High Electron Mobility Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、あるいは、ダイオード等のパワー半導体装置でよい。半導体装置１は、半導体チップとして個片化されている。
（【００１１】以降は省略されています）

関連特許