特許ウォッチ

公開番号2025030448
公報種別公開特許公報(A)
公開日2025-03-07
出願番号2023135746
出願日2023-08-23
発明の名称半導体装置及びその製造方法
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H10D 12/00 20250101AFI20250228BHJP()
要約【課題】炭化シリコン層における炭素の空孔を低減できる半導体装置及びその製造方法を提供すること。
【解決手段】半導体装置は、素子領域と、前記素子領域を囲む終端領域とを有する炭化シリコン層であって、前記素子領域において第1部分を有する第1導電型の第1半導体部と、第1方向において前記第1半導体部上に設けられ、且つ前記第1方向に直交する第2方向において前記第1部分と隣接する第2半導体部と、を有する、炭化シリコン層と、前記素子領域の前記第2半導体部に対向するゲート電極と、前記ゲート電極と前記炭化シリコン層との間に設けられた第1絶縁膜と、前記第1半導体部の前記第1部分上に設けられ、前記第1絶縁膜よりも厚い第2絶縁膜と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
素子領域と、前記素子領域を囲む終端領域とを有する炭化シリコン層であって、
前記素子領域において第１部分を有する第１導電型の第１半導体部と、
第１方向において前記第１半導体部上に設けられ、且つ前記第１方向に直交する第２方向において前記第１部分と隣接する第２半導体部と、
を有する、炭化シリコン層と、
前記素子領域の前記第２半導体部に対向するゲート電極と、
前記ゲート電極と前記炭化シリコン層との間に設けられた第１絶縁膜と、
前記第１半導体部の前記第１部分上に設けられ、前記第１絶縁膜よりも厚い第２絶縁膜と、
を備える半導体装置。
続きを表示（約 800 文字）【請求項２】
前記第１部分の下方の前記第１半導体部内の炭素密度は、前記ゲート電極の下方の前記第１半導体部内の炭素密度よりも高い請求項１に記載の半導体装置。
【請求項３】
前記第２絶縁膜の厚さは、１００ｎｍ以上である請求項１または２に記載の半導体装置。
【請求項４】
素子領域と、前記素子領域を囲む終端領域とを有する炭化シリコン層であって、
前記素子領域において第１部分を有する第１導電型の第１半導体部と、
第１方向において前記第１半導体部上に設けられ、且つ前記第１方向に直交する第２方向において前記第１部分と隣接する第２半導体部と、
を有する、炭化シリコン層と、
前記素子領域の前記第２半導体部上に設けられ、前記第２半導体部と電気的に接続された上部電極と、
前記第１半導体部の前記第１部分上に設けられた絶縁膜と、
を備える半導体装置。
【請求項５】
前記第１部分の下方の前記第１半導体部内の炭素密度は、前記第２半導体部と前記上部電極との接続部の下方の前記第１半導体部内の炭素密度よりも高い請求項４に記載の半導体装置。
【請求項６】
前記絶縁膜の厚さは、１００ｎｍ以上である請求項４または５に記載の半導体装置。
【請求項７】
炭化シリコン層の上部に、不純物を注入した第１領域と、不純物を注入しない第２領域とを形成する工程と、
前記第１領域を活性化する第１熱処理工程と、
前記第１熱処理工程の後、前記第１熱処理工程よりも低い温度で前記第２領域を熱酸化する第２熱処理工程と、
を備える半導体装置の製造方法。
【請求項８】
前記第２熱処理工程の前に、前記第１領域の上面を保護膜で覆う工程をさらに備える請求項７に記載の半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
実施形態は、半導体装置及びその製造方法に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
炭化シリコン（ＳｉＣ）を用いた半導体装置において、導電型を与える不純物が導入された領域を活性化するための高温熱処理により、炭素が脱離し、空孔が発生する問題が起こり得る。
【先行技術文献】
【特許文献】
【０００３】
特開２０１５－１７６９９２号公報
【非特許文献】
【０００４】
Koutarou Kawahara; Jun Suda; Tsunenobu Kimoto、「Analytical model for reduction of deep levels in SiC by thermal oxidation」、Journal of Applied Physics 111, 053710 (2012); doi: 10.1063/1.3692766
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実施形態は、炭化シリコン層における炭素の空孔を低減できる半導体装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００６】
実施形態によれば、半導体装置は、素子領域と、前記素子領域を囲む終端領域とを有する炭化シリコン層であって、前記素子領域において第１部分を有する第１導電型の第１半導体部と、第１方向において前記第１半導体部上に設けられ、且つ前記第１方向に直交する第２方向において前記第１部分と隣接する第２半導体部と、を有する、炭化シリコン層と、前記素子領域の前記第２半導体部に対向するゲート電極と、前記ゲート電極と前記炭化シリコン層との間に設けられた第１絶縁膜と、前記第１半導体部の前記第１部分上に設けられ、前記第１絶縁膜よりも厚い第２絶縁膜と、を備える。
【図面の簡単な説明】
【０００７】
第１実施形態の半導体装置の模式断面図である。
図１に示す半導体装置における炭化シリコン層の模式平面図である。
（ａ）及び（ｂ）は、第１実施形態の半導体装置の製造方法を示す模式断面図である。
（ａ）及び（ｂ）は、第１実施形態の半導体装置の製造方法を示す模式断面図である。
（ａ）及び（ｂ）は、第１実施形態の半導体装置の製造方法を示す模式断面図である。
第２実施形態の半導体装置の模式断面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照し、実施形態について説明する。各図面中、同じ構成には同じ符号を付している。以下の実施形態では第１導電型をｎ型、第２導電型をｐ型として説明するが、第１導電型をｐ型、第２導電型をｎ型としてもよい。
【０００９】
［第１実施形態］
図１に示すように、第１実施形態の半導体装置１は、炭化シリコン層１０を備える。炭化シリコン層１０は、第１面１０Ａと、第１方向Ｚにおいて第１面１０Ａの反対側に位置する第２面１０Ｂとを有する。第１方向Ｚは、第１面１０Ａと第２面１０Ｂとを最短距離で結ぶ方向である。第１方向Ｚに直交する２方向を第２方向Ｘ及び第３方向Ｙとする。第２方向Ｘ及び第３方向Ｙは互いに直交する。
【００１０】
図２に示すように、炭化シリコン層１０は、素子領域Ｒ１と終端領域Ｒ２とを有する。平面視において、終端領域Ｒ２は、素子領域Ｒ１を連続して囲む。素子領域Ｒ１の面積は、終端領域Ｒ２の面積よりも大きい。
（【００１１】以降は省略されています）

関連特許