特許ウォッチ

公開番号2025027261
公報種別公開特許公報(A)
公開日2025-02-27
出願番号2023131923
出願日2023-08-14
発明の名称情報処理装置
出願人トヨタ自動車株式会社
代理人個人,個人
主分類G06F 1/3225 20190101AFI20250219BHJP(計算;計数)
要約【課題】退避処理の実行に伴って消費される電力を抑制する。
【解決手段】情報処理装置は、CPU、DRAM、SRAM、及びハイバネーション回路を備えている。ハイバネーション回路は、ハイバネーションのための予め定められた実行条件が満たされた場合に、DRAMに記憶されているデータである特定データを読み出してSRAMに格納する退避処理を実行する(S22、S23)。CPUは、退避処理が完了した後に、SRAMに対する電力供給を維持しつつDRAMに対する電力供給を遮断する(S31)。CPUは、起動する際、特定データがSRAMに記憶されている場合に、SRAMに記憶されている特定データを読み出す。
【選択図】図3
特許請求の範囲【請求項１】
プログラムを実行することで各種の処理を実現可能である主処理回路と、
揮発性メモリであり、且つ、データの保持のためのリフレッシュ処理が必要であるＤＲＡＭと、
揮発性メモリであり、且つ、データの保持のためのリフレッシュ処理が不要であるＳＲＡＭと、
前記ＤＲＡＭに記憶されているデータである特定データを読み出して前記ＳＲＡＭに格納する退避処理を実現可能である副処理回路と、
を備え、
ハイバネーションのための予め定められた実行条件が満たされた場合に、前記副処理回路が前記退避処理を実行することと、
前記退避処理が完了した後に、前記主処理回路が前記ＳＲＡＭに対する電力供給を維持しつつ前記ＤＲＡＭに対する電力供給を遮断することと、
起動する際、前記特定データが前記ＳＲＡＭに記憶されている場合に、前記主処理回路が前記ＳＲＡＭに記憶されている前記特定データを読み出すことと、
を実行可能である
情報処理装置。
続きを表示（約 560 文字）【請求項２】
前記主処理回路及び前記ＤＲＡＭを通信可能に接続するインタフェースと、
前記インタフェース及び前記ＳＲＡＭの間に介在しており、且つ、前記主処理回路及び前記ＳＲＡＭの間でデータを通信可能に変換する変換機と、備えている
請求項１に記載の情報処理装置。
【請求項３】
前記副処理回路は、前記退避処理において、前記ＤＲＡＭの記憶領域のうちの一部として予め定められた特定領域に記憶されているデータを、前記特定データとして前記ＳＲＡＭに格納する
請求項１又は請求項２に記載の情報処理装置。
【請求項４】
前記主処理回路は、
起動する際、前記ＳＲＡＭに対する電力供給を維持しつつ前記ＤＲＡＭに対する電力供給を再開することと、
前記ＤＲＡＭに対する電力供給を再開した後、前記特定データが前記ＳＲＡＭに記憶されている場合に、前記ＳＲＡＭに記憶されている前記特定データを読み出して前記ＤＲＡＭに格納することと、
を実行可能である
請求項１又は請求項２に記載の情報処理装置。
【請求項５】
前記特定データは、前記主処理回路がソフトウェアを実行する際に生成したデータを含む
請求項１又は請求項２に記載の情報処理装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、情報処理装置に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
特許文献１の情報処理システムは、プロセッサと、ＲＡＭと、ＮＡＮＤメモリとを備えている。プロセッサは、プログラムを実行することで各種の処理を実行可能である。ＲＡＭは、揮発性メモリである。ＮＡＮＤメモリは、不揮発性メモリである。
【０００３】
特許文献１の情報処理システムは、ハイバネーションを実行する。具体的には、情報処理システムは、情報処理システムの電源をオフ状態にするときに、揮発性メモリであるＲＡＭのデータを不揮発性メモリであるＮＡＮＤメモリに格納した上で電源をオフ状態とする。そして、情報処理システムは、情報処理システムの電源をオン状態にするときに、格納したデータを不揮発性メモリであるＮＡＮＤメモリから揮発性メモリであるＲＡＭに復元する。
【先行技術文献】
【特許文献】
【０００４】
特開２０２２－１４６５１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の情報処理システムにおいて、プロセッサがハイバネーションに伴う各種の処理を実行するのにも電力が消費される。ハイバネーションに伴ってプロセッサが多くの電力を消費することは好ましくない。
【課題を解決するための手段】
【０００６】
上記課題を解決するための情報処理装置は、プログラムを実行することで各種の処理を実現可能である主処理回路と、揮発性メモリであり、且つ、データの保持のためのリフレッシュ処理が必要であるＤＲＡＭと、揮発性メモリであり、且つ、データの保持のためのリフレッシュ処理が不要であるＳＲＡＭと、前記ＤＲＡＭに記憶されているデータである特定データを読み出して前記ＳＲＡＭに格納する退避処理を実現可能である副処理回路と、を備え、ハイバネーションのための予め定められた実行条件が満たされた場合に、前記副処理回路が前記退避処理を実行することと、前記退避処理が完了した後に、前記主処理回路が前記ＳＲＡＭに対する電力供給を維持しつつ前記ＤＲＡＭに対する電力供給を遮断することと、起動する際、前記特定データが前記ＳＲＡＭに記憶されている場合に、前記主処理回路が前記ＳＲＡＭに記憶されている前記特定データを読み出すことと、を実行可能である。
【発明の効果】
【０００７】
上記構成によれば、各種の処理を実行可能な主処理回路ではなく、副処理回路がＤＲＡＭのデータをＳＲＡＭに記憶させる退避処理を実行する。この副処理回路は、退避処理さえ実行できればよい。そのため、副処理回路としては、処理速度が多少遅くとも、低消費電力の回路を採用できる。したがって、上記構成によれば、退避処理の実行に伴って消費される電力を抑制できる。
【図面の簡単な説明】
【０００８】
図１は、車両の概略構成図である。
図２は、メインメモリの概略構成図である。
図３は、退避制御を示すシーケンス図である。
図４は、起動時制御を示すシーケンス図である。
【発明を実施するための形態】
【０００９】
＜車両の概略構成＞
以下、本発明の一実施形態を図１～図４にしたがって説明する。先ず、車両１００の概略構成について説明する。
【００１０】
図１に示すように、車両１００は、エンジンＥＣＵ１０、ブレーキＥＣＵ２０、先進運転支援ＥＣＵ３０、及びマルチメディアＥＣＵ５０を備えている。なお、「ＥＣＵ」は、ＥｌｅｃｔｒｏｎｉｃＣｏｎｔｒｏｌＵｎｉｔの略称である。また、車両１００は、外部バス９０、及びバッテリ９５を備えている。外部バス９０は、エンジンＥＣＵ１０、ブレーキＥＣＵ２０、先進運転支援ＥＣＵ３０、及びマルチメディアＥＣＵ５０を互いに通信可能に接続している。バッテリ９５は、エンジンＥＣＵ１０、ブレーキＥＣＵ２０、先進運転支援ＥＣＵ３０、及びマルチメディアＥＣＵ５０に電力を供給する。
（【００１１】以降は省略されています）

関連特許