特許ウォッチ

公開番号2025021163
公報種別公開特許公報(A)
公開日2025-02-13
出願番号2023124922
出願日2023-07-31
発明の名称電界効果トランジスタ
出願人株式会社デンソー
代理人弁理士法人快友国際特許事務所
主分類H10D 30/66 20250101AFI20250205BHJP()
要約【課題】ディープ層を有する電界効果トランジスタにおいてリカバリ電流を抑制する。
【解決手段】電界効果トランジスタであって、半導体基板を上から見たときに各トレンチ間領域において複数のコンタクト層が複数のトレンチと平行な特定方向に間隔部を開けて配置されており、半導体基板を上から見たときに各トレンチ間領域において複数のディープ層が前記特定方向に間隔部を開けて配置されている。各トレンチ間領域において、前記コンタクト層の前記間隔部のそれぞれが、対応する前記ディープ層の上部に配置されている。各トレンチ間領域において、前記ディープ層の前記間隔部のそれぞれが、対応する前記コンタクト層の下部に配置されている。
【選択図】図1
特許請求の範囲【請求項１】
電界効果トランジスタであって、
化合物半導体によって構成されており、上面に複数のトレンチ（１４）が設けられた半導体基板（１２）と、
それぞれが対応する前記トレンチ内に配置されており、ゲート絶縁膜によって前記半導体基板から絶縁されている複数のゲート電極（１８）と、
前記半導体基板の上面に接するソース電極（２２）、
を有し、
前記半導体基板が、複数のｎ型のソース層（３０）、複数のｐ型のコンタクト層（３２）、ｐ型のボディ層（３４）、ｎ型のドリフト層（３８）、及び、複数のｐ型のディープ層（３６）、を有し、
前記半導体基板のうち複数の前記トレンチの間に位置する各半導体領域がトレンチ間領域（５０）であり、
前記各ソース層が、対応する前記トレンチ間領域に配置されており、前記ソース電極に接しており、対応する前記ゲート絶縁膜に接しており、
前記各コンタクト層が、対応する前記トレンチ間領域に配置されており、前記ソース電極に接しており、
前記各トレンチ間領域に、複数の前記コンタクト層が設けられており、
前記半導体基板を上から見たときに、前記各トレンチ間領域において、複数の前記コンタクト層が複数の前記トレンチと平行な特定方向に間隔部（３３）を開けて配置されており、
前記ボディ層が、前記各コンタクト層よりも低いｐ型不純物濃度を有しており、複数の前記トレンチ間領域に跨って分布しており、前記各ソース層及び前記各コンタクト層の下側に配置されており、前記ゲート絶縁膜に接しており、
前記ドリフト層が、複数の前記トレンチ間領域の下部の領域に跨って分布しており、前記各トレンチ間領域内において前記ボディ層に対して下側から接しており、前記ゲート絶縁膜に接しており、
前記各ディープ層が、前記ボディ層から前記各トレンチの下端よりも下側の位置まで伸びており、
前記半導体基板を上から見たときに、前記各トレンチ間領域において複数の前記ディープ層が前記特定方向に間隔部（３７）を開けて配置されており、
前記各トレンチ間領域において、前記コンタクト層の前記間隔部のそれぞれが、対応する前記ディープ層の上部に配置されており、
前記各トレンチ間領域において、前記ディープ層の前記間隔部のそれぞれが、対応する前記コンタクト層の下部に配置されている、
電界効果トランジスタ。
続きを表示（約 420 文字）【請求項２】
前記半導体基板を上から見たときに、前記各ディープ層が前記各トレンチと交差している請求項１に記載の電界効果トランジスタ。
【請求項３】
前記半導体基板を上から見たときに前記各コンタクト層と前記各ディープ層とが重ならない、請求項１または２に記載の電界効果トランジスタ。
【請求項４】
前記各トレンチ間領域において、前記ディープ層の前記間隔部が、前記半導体基板を上から見たときに前記コンタクト層と重なる第１間隔部（３７ａ）と、前記半導体基板を上から見たときに前記コンタクト層と重ならない第２間隔部（３７ｂ）とを有する、請求項１または２に記載の電界効果トランジスタ。
【請求項５】
前記半導体基板の厚さ方向において、前記各コンタクト層の下端（３２ａ）が、前記各ソース層の下端（３０ａ）と同じ位置またはそれより上側に位置している、請求項１または２に記載の電界効果トランジスタ。

発明の詳細な説明【技術分野】
【０００１】
本明細書に開示の技術は、電界効果トランジスタに関する。
続きを表示（約 2,600 文字）【０００２】
特許文献１に開示の電界効果トランジスタは、トレンチ型のゲート電極を有している。また、この電界効果トランジスタは、ｐ型のボディ層（ベース領域とも称する）から下側に伸びるｐ型のディープ層（ベース領域下部電界シールド領域とも称する）を有している。ディープ層は、トレンチの下端よりも下側の位置まで伸びている。ディープ層の上部に、ボディ層とソース電極とを接続するｐ型のコンタクト層が設けられている。コンタクト層は、ボディ層の電位を安定化させるために設けられている。ディープ層は、トレンチ内のゲート絶縁膜の電界強度を緩和するために設けられている。
【先行技術文献】
【特許文献】
【０００３】
特開２００１－２６７５７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ソース電極の電位が高くなると、ボディ層とドリフト層の界面のｐｎ接合に順方向に電圧が加わる。このため、このｐｎ接合により構成されているダイオードがオンし、ボディ層からドリフト層にホールが流入する。その後にソース電極の電位が低下すると、ドリフト層内のホールが、ディープ層、ボディ層、及び、コンタクト層を介してソース電極へ流れる。このようにソース電極へ流れるホールによって生じる電流は、リカバリ電流と呼ばれる。リカバリ電流が流れることで、電界効果トランジスタにおいてサージ電圧が発生する。特許文献１の電界効果トランジスタでは、高いリカバリ電流が発生し易い。本明細書では、ディープ層を有する電界効果トランジスタにおいてリカバリ電流を抑制する技術を提案する。
【課題を解決するための手段】
【０００５】
本明細書が開示する電界効果トランジスタは、化合物半導体によって構成されているとともに上面に複数のトレンチが設けられた半導体基板と、それぞれが対応する前記トレンチ内に配置されているとともにゲート絶縁膜によって前記半導体基板から絶縁されている複数のゲート電極と、前記半導体基板の上面に接するソース電極、を有する。前記半導体基板が、複数のｎ型のソース層、複数のｐ型のコンタクト層、ｐ型のボディ層、ｎ型のドリフト層、及び、複数のｐ型のディープ層、を有する。前記半導体基板のうち複数の前記トレンチの間に位置する各半導体領域がトレンチ間領域である。前記各ソース層が、対応する前記トレンチ間領域に配置されており、前記ソース電極に接しており、対応する前記ゲート絶縁膜に接している。前記各コンタクト層が、対応する前記トレンチ間領域に配置されており、前記ソース電極に接している。前記各トレンチ間領域に、複数の前記コンタクト層が設けられている。前記半導体基板を上から見たときに、前記各トレンチ間領域において、複数の前記コンタクト層が複数の前記トレンチと平行な特定方向に間隔部を開けて配置されている。前記ボディ層が、前記各コンタクト層よりも低いｐ型不純物濃度を有しており、複数の前記トレンチ間領域に跨って分布しており、前記各ソース層及び前記各コンタクト層の下側に配置されており、前記ゲート絶縁膜に接している。前記ドリフト層が、複数の前記トレンチ間領域の下部の領域に跨って分布しており、前記各トレンチ間領域内において前記ボディ層に対して下側から接しており、前記ゲート絶縁膜に接している。前記各ディープ層が、前記ボディ層から前記各トレンチの下端よりも下側の位置まで伸びている。前記半導体基板を上から見たときに、前記各トレンチ間領域において複数の前記ディープ層が前記特定方向に間隔部を開けて配置されている。前記各トレンチ間領域において、前記コンタクト層の前記間隔部のそれぞれが、対応する前記ディープ層の上部に配置されている。前記各トレンチ間領域において、前記ディープ層の前記間隔部のそれぞれが、対応する前記コンタクト層の下部に配置されている。
【０００６】
この電界効果トランジスタにおいては、コンタクト層の間隔部がディープ層の上部に配置されており、ディープ層の間隔部がコンタクト層の下部に配置されている。これによって、上下方向においてコンタクト層とディープ層が重なっている領域が削減されている。このため、ドリフト層からディープ層、ボディ層、及び、コンタクト層を介してソース電極に至る経路（すなわち、リカバリ電流が流れる経路）の抵抗が高い。したがって、この電界効果トランジスタによれば、リカバリ電流を抑制できる。
【図面の簡単な説明】
【０００７】
スイッチング素子のｘｚ断面とｙｚ断面とを示す斜視図。
ディープ層を含まない位置におけるスイッチング素子のｘｚ断面図。
ディープ層を含む位置におけるスイッチング素子のｘｚ断面図。
トレンチを含まない位置におけるスイッチング素子のｙｚ断面図。
半導体基板の上面を上から見た平面図。
コンタクト領域、ボディ領域、及び、ソース領域内の不純物濃度分布を示すグラフ。
リカバリ動作時のドレイン電流とドレイン電圧を示すグラフ。
深さＤとサージ電圧の関係を示すグラフ。
第１変形例のスイッチング素子の図５に対応する平面図。
幅Ｗとサージ電圧の低減率との関係を示すグラフ。
第２変形例のスイッチング素子の図５に対応する平面図。
第３変形例のスイッチング素子の図５に対応する平面図。
第４変形例のスイッチング素子の図５に対応する平面図。
第５変形例のスイッチング素子の図５に対応する平面図。
【発明を実施するための形態】
【０００８】
本明細書が開示する一例の形態では、前記半導体基板を上から見たときに、前記各ディープ層が前記各トレンチと交差していてもよい。
【０００９】
この構成によれば、ゲート絶縁膜の電界強度をより緩和できる。
【００１０】
本明細書が開示する一例の形態では、前記半導体基板を上から見たときに前記各コンタクト層と前記各ディープ層とが重ならなくてもよい。この場合、コンタクト層の間隔部の幅をディープ層の幅よりも広くすることができ、ディープ層の間隔部の幅をコンタクト層の幅よりも広くすることができる。
（【００１１】以降は省略されています）

関連特許