特許ウォッチ

公開番号2025010018
公報種別公開特許公報(A)
公開日2025-01-20
出願番号2024104601
出願日2024-06-28
発明の名称CMOSイメージセンシングディバイス
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人個人,個人
主分類H10F 39/18 20250101AFI20250109BHJP()
要約【課題】高集積度による小さいサイズの素子でも高い電荷容量を有する光ダイオードを含むイメージセンシングディバイスを提供する。
【解決手段】本発明はデュアル垂直トランスファーゲート及びこれを含むトランジスタ、及びCMOSイメージセンシングディバイスに関するものである。本発明の一実施形態として、デュアル垂直トランスファートランジスタのゲートは光ダイオードのn型領域まで延長される2つのポール、前記2つのポールを連結する接続部を有し、前記ポールの間に、そして基板上に第1絶縁パターンを含む。
【選択図】図12A

特許請求の範囲【請求項１】
ゲートと、
前記ゲート下に配置されたｎ型ソース領域と、
前記ゲートに隣接する基板内に配置されたｎ型ドレーン領域と、
前記ゲートと前記基板との間のゲート絶縁膜と、
前記ゲート絶縁膜と前記基板との間の第１絶縁パターンと、
を含み、
前記ゲートは、
前記ソース領域まで延長される２つのポールと、
前記２つのポールを連結する接続部と、
を含み、
前記第１絶縁パターンは、前記ポールの間に配置される、トランジスタ。
続きを表示（約 660 文字）【請求項２】
前記第１絶縁パターンの厚さは、５乃至５０ｎｍである、請求項１に記載のトランジスタ。
【請求項３】
第１絶縁パターンは、Ｓｉ
ｘ
Ｎ
ｙ
を含む、請求項１に記載のトランジスタ（ここで、ｘ、ｙは０より大きい実数）。
【請求項４】
前記ポールの幅は、前記基板の表面で５０乃至２００ｎｍである、請求項１に記載のトランジスタ。
【請求項５】
前記ポールの深さは、前記基板の表面から２００乃至５００ｎｍである、請求項１に記載のトランジスタ。
【請求項６】
前記ポールのアスペクト比（ａｓｐｅｃｔｒａｔｉｏ）は、１乃至１０である、請求項５に記載のトランジスタ。
【請求項７】
前記ポールの間の間隔は、前記基板の表面で１０乃至８０ｎｍである、請求項４に記載のトランジスタ。
【請求項８】
前記第１絶縁パターンは、ＳｉＯＮ、ＳｉＯＮＣ、ＳｉＯ
２
、ＳｉＯＣで構成された膜から選択されたいずれか１つの膜又はその複合膜で構成された、請求項１に記載のトランジスタ。
【請求項９】
前記第１絶縁パターンは、空隙（ｖｏｉｄ）を含む、請求項３に記載のトランジスタ。
【請求項１０】
前記ゲートに隣接する基板上に、第１絶縁パターンと同一レベルにエッチング停止膜をさらに含む請求項３に記載のトランジスタ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明はＣＭＯＳイメージセンシングディバイスに関し、さらに詳細には垂直チャンネルゲートを含むトランジスタを含む回路、及び回路を単位ピクセル回路として有するＣＭＯＳイメージセンシングディバイスに関する。また、前記垂直チャンネルゲートを含む単位ピクセル回路及びＣＭＯＳイメージセンシングディバイスの製造方法に関するものである。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
イメージセンシングディバイス、即ちイメージセンサーは光学信号を電気的信号に変換させる半導体装置である。イメージセンシングディバイスは基板上に相補性金属酸化物半導体（ＣＭＯＳ）素子又はＣＣＤ（ｃｈａｒｇｅｃｏｕｐｌｅｄｄｅｖｉｃｅ）を集積回路で具現する。
【０００３】
１９９０年代まではＣＣＤがＣＭＯＳ素子より光特性が優れていたので、ＣＣＤが広く使用された。しかし、ｐｉｎｎｅｄＰＤが適用され、回路的にノイズ低減技術が進展した後には、構造が簡単であり、製造がさらに容易であるＣＩＳ素子がはるかにより多く使用されている。
【先行技術文献】
【特許文献】
【０００４】
米国特許１１，５２１，９９７Ｂ２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の技術的思想が解決しようとする一課題は、高集積化による小さいサイズの素子でも高い電荷容量を有する光ダイオード（Ｐｈｏｔｏｄｉｏｄｅ、ＰＤ）を含むイメージセンシングディバイスを提供することにある。
また、本発明の他の課題は優れた負電荷伝達効率を有する立体形状ゲートを含むトランジスタを提供することである。
【０００６】
さらに、本発明の一課題は、２つのポールの間で電界が集中されて２つのポールの間に入って来る負電荷がＦＤにうまく移動されない現像（ｐｏｔｅｎｔｉａｌｈｕｍｐ）と、むしろＦＤ領域でポールの間に負電荷が逆流する現像（ｂａｃｋｆｌｏｗ）を防止することにある。
【課題を解決するための手段】
【０００７】
本発明の一実施形態として、本発明はゲートの下方に配置された第１ｎ型領域、前記ｎ型領域まで延長される２つのゲートポール、前記２つのゲートポールを連結する接続部を有するゲート、前記ゲートに隣接する第２ｎ型領域、前記ゲートポールの間に、そして基板上に第１絶縁パターンを含むトランジスタを提供する。例示的に、第１絶縁パターンはシリコン窒化膜（ＳｉｘＮｙ）、シリコン酸化膜（ＳｉＯ２）、シリコン酸窒化膜（ＳｉＯＮ）、シリコン炭素酸化膜（ＳｉＯＣ）、シリコン炭窒化膜（ＳｉＣＮ）、シリコン炭酸窒化膜（ＳｉＯＣＮ）の中で１つ又は２つ以上の複合膜を含むことができる。他の実施形態として、第１絶縁パターンは空隙（ｖｏｉｄ）を含むことができる。
【０００８】
その他の実施形態として、本発明はゲートの下方に配置された光ダイオードのｎ型領域、前記ｎ型領域まで延長される２つのポールと前記２つのポールを連結する接続部を有するゲート、前記ゲートに隣接する浮動拡散領域、前記ポールの間、そして基板上に第１絶縁パターンを含むトランジスタを提供する。
【０００９】
本発明の他の実施形態として、第１基板内の第１ｎ型領域、前記第１ｎ型領域まで延長される２つのポール、前記２つのポールを連結する接続部を有するゲート、前記ゲートに隣接する第２ｎ型領域、前記ポールの間にそして第１基板上に第１絶縁パターンを含む第１トランジスタ、及び第２基板に第２トランジスタを含み、前記第１基板の第２ｎ型領域と第２基板の第２トランジスタのゲートが連結された単位回路を提供する。
【００１０】
本発明のその他の一実施形態として、本発明は第１基板内のＰＤ領域、前記ＰＤのｎ型領域まで延長される２つのポール、前記２つのポールを連結する接続部を有するゲート、前記ゲートに隣接するＦＤ領域、及び前記ポールの間にそして第１基板上に第１絶縁パターンを含むトランスファートランジスタ、及び第２基板にソースフォロワートランジスタを含み、前記第１基板のＦＤ領域と第２基板のソースフォロワートランジスタのゲートが連結された単位回路を提供する。
（【００１１】以降は省略されています）

関連特許