特許ウォッチ

公開番号2025009718
公報種別公開特許公報(A)
公開日2025-01-20
出願番号2023206569
出願日2023-12-07
発明の名称ストリーミングファブリックインタフェース
出願人インテル・コーポレーション
代理人弁理士法人RYUKA国際特許事務所
主分類G06F 13/10 20060101AFI20250109BHJP(計算;計数)
要約【課題】2つの非フリットモード(NFM)トレーニングされたリンクが通信し、カットスルールーティング及びフリットモード(FM)フォーマットの受信機デコードの単純性を維持しながらパケットインテグリティを損なわない装置を提供する。
【解決手段】エージェントをファブリックに結合するためのインタフェースがFM及びNFMを含むロード/ストアインターコネクトプロトコルをサポートする。FMのとき、FMヘッダフォーマットのセットが使用され、NFMのとき、NFMヘッダフォーマットのセットが使用される。インタフェースロジックは、リンクがNFMに対してトレーニングされると判定し、FMヘッダフォーマットのセットに従ってヘッダを生成する。FMヘッダフォーマットのセットの1又は複数のフィールドは、インタフェースを通じて修正されたヘッダを送信する前に、1又は複数のNFMフィールドを搬送するためにヘッダにおいて再利用される。
【選択図】図14
特許請求の範囲【請求項１】
入出力（Ｉ／Ｏ）インターコネクトプロトコルを実装するためのプロトコル回路、ここで、前記Ｉ／Ｏインターコネクトプロトコルは、フリットモード及び非フリットモードを含み、ここで、前記フリットモードのときにフリットモードヘッダフォーマットのセットが使用され、前記非フリットモードのときに非フリットモードヘッダフォーマットのセットが使用され、前記非フリットモードヘッダフォーマットのセットは、１又は複数の非フリットモードフィールドを含む；及び
ファブリックに結合するためのインタフェースを実装するためのインタフェース回路、ここで、前記インタフェース回路は、
前記非フリットモードに対してリンクがトレーニングされると決定し；
前記フリットモードヘッダフォーマットのセットに従ってヘッダを生成し、ここで、前記ヘッダは、対応するパケットが非フリットモードパケットとして生じたことを示すためのフィールドを含み、前記フリットモードヘッダフォーマットのセットの１又は複数のフィールドは、前記１又は複数の非フリットモードフィールドを搬送するために前記ヘッダにおいて再利用され；及び
前記インタフェースを通じて前記ヘッダを送信する、
を備える装置。
続きを表示（約 1,100 文字）【請求項２】
前記１又は複数の非フリットモードフィールドは、前記フリットモードヘッダフォーマットのセットに含まれない、請求項１に記載の装置。
【請求項３】
前記Ｉ／Ｏインターコネクトプロトコルは、ロード／ストアインターコネクトプロトコルを含む、請求項１に記載の装置。
【請求項４】
前記インタフェースは：
複数の物理レーンの第１サブセット上に実装されるヘッダチャネル、ここで、レーンの前記第１サブセットは、前記インターコネクトプロトコルに基づいてパケットヘッダを搬送するための第１レーン、及び、前記パケットヘッダについてのメタデータを搬送するための第２レーンを含む；及び
前記複数の物理レーンの別個の第２サブセット上に実装されるデータチャネル、ここで、レーンの前記第２サブセットは、パケットペイロードを搬送するための第３レーン、及び、前記パケットペイロードについてのメタデータを搬送するための第４レーンを含む、
を含み、
ここで、前記ヘッダは前記ヘッダチャネルを通じて送信される、請求項１に記載の装置。
【請求項５】
前記フリットモード及び前記非フリットモードは、ＰＣＩｅベースのプロトコルに基づく、請求項１に記載の装置。
【請求項６】
前記１又は複数の非フリットモードフィールドは、マッピングに基づいて、前記フリットモードヘッダフォーマットのセットの前記１又は複数のフィールドにおいて搬送される、請求項５に記載の装置。
【請求項７】
前記フリットモードヘッダフォーマットのセットは、１又は複数の直交内容ヘッダを含み、前記１又は複数の直交内容ヘッダの特定の１つにおける特定のフィールドは、前記１又は複数の非フリットモードフィールドにおける特定のフィールドを保持する、請求項５に記載の装置。
【請求項８】
前記フリットモードヘッダフォーマットのセットは、１又は複数のプレフィックスを含み、前記１又は複数のプレフィックスの特定の１つにおける特定のフィールドは、前記１又は複数の非フリットモードフィールドにおける特定のフィールドを保持する、請求項５に記載の装置。
【請求項９】
前記特定のプレフィックスは、前記対応するパケットが非フリットモードパケットとして生じたことを示すためのモードフィールドを含む、請求項８に記載の装置。
【請求項１０】
エンドツーエンド暗号化が前記フリットモードに基づいて前記リンク上で提供される、請求項１に記載の装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、コンピューティングシステム、特に（排他的でないが）ポイントツーポイントインターコネクトに関する。
続きを表示（約 1,200 文字）【背景技術】
【０００２】
半導体プロセッシング及びロジック設計における進歩は、集積回路デバイスに存在し得るロジック量の増加を可能にするに至った。当然の結果として、コンピュータシステム構成は、システム内の単一又は複数の集積回路から、個々の集積回路上にある複数のコア、複数のハードウェアスレッド、及び複数の論理プロセッサ、並びにそのようなプロセッサと統合された他のインタフェースへと進化した。プロセッサ又は集積回路は、典型的には単一の物理プロセッサダイを備え、プロセッサダイは、任意の数のコア、ハードウェアスレッド、論理プロセッサ、インタフェース、メモリ、コントローラハブなどを含んでよい。
【０００３】
より小さなパッケージで、より大きな処理能力に適合できる、より高い能力の結果として、より小さなコンピューティングデバイスが人気を高めてきた。スマートフォン、タブレット、極薄ノートブック、及び他のユーザ機器が、飛躍的に成長してきた。しかしながら、これらのより小さなデバイスは、データストレージ及びフォームファクタを超過する複雑な処理の両方について、サーバに依存する。結果として、高性能コンピューティング市場（すなわち、サーバ空間）におけるニーズも増大した。例えば、現在のサーバにおいて、コンピューティング能力を増大させるには通常、複数のコアを持つシングルプロセッサだけでなく、複数の物理プロセッサ（複数のソケットとも称される）が存在する。しかしながら、コンピューティングシステム内のデバイス数と共に処理能力が増大するにつれ、ソケットと他のデバイス間の通信がより重要なものになっている。
【０００４】
実際、インターコネクトは、電気通信を主に処理してきた従来型のマルチドロップバスから、高速通信を容易にする本格的なインターコネクトアーキテクチャへと成長した。残念ながら、はるかに使用効率の高い将来のプロセッサへのニーズがあり、対応する要求は、既存のインターコネクトアーキテクチャの機能に対しある。
【図面の簡単な説明】
【０００５】
システムオンチップ（ＳｏＣ）デバイスの例示的な実施形態を示す簡易ブロックダイアグラムである。
【０００６】
ストリーミングファブリックインタフェースの簡易ブロックダイアグラムである。
【０００７】
別の例示的なストリーミングファブリックインタフェースの簡易ブロックダイアグラムである。
【０００８】
例示的なコンピュートエクスプレスリンク（ＣＸＬ）トポロジーを示す簡易ブロックダイアグラムである。
【０００９】
例示的なストリーミングファブリックインタフェースのチャネルの簡易ブロックダイアグラムである。
【００１０】
例示的な受信機バッファを示す簡易ブロックダイアグラムである。
（【００１１】以降は省略されています）

関連特許