特許ウォッチ

公開番号2025003371
公報種別公開特許公報(A)
公開日2025-01-09
出願番号2024097267
出願日2024-06-17
発明の名称半導体装置及びその製造方法
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.,コリアユニバーシティリサーチアンドビジネスファウンデーション,KOREA UNIVERSITY RESEARCH AND BUSINESS FOUNDATION
代理人個人,個人
主分類H10D 1/68 20250101AFI20241226BHJP()
要約【課題】半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、キャパシタを含み、キャパシタは、第1電極;第2電極;及び第1電極と第2電極との間に配置される誘電層;を含み、第1電極及び第2電極のうち、少なくとも1つは、ナノラミネート電極を含み、ナノラミネート電極は、交互に配置された複数の第1物質層と複数の第2物質層を含み、複数の第1物質層は、インジウム酸化物(In₂O₃)を含み、複数の第2物質層は、モリブデン酸化物(MoO_x)を含み、複数の第1物質層それぞれは、2～6Åの厚さを有し、複数の第2物質層それぞれは、モリブデン酸化物の単層(monolayer)を含む。
【選択図】図1

特許請求の範囲【請求項１】
キャパシタを含み、前記キャパシタは、
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に配置される誘電層と、を含み、
前記第１電極及び前記第２電極のうち、少なくとも１つは、ナノラミネート電極を含み、
前記ナノラミネート電極は、交互に配置された複数の第１物質層と、複数の第２物質層と、を含み、
前記複数の第１物質層は、インジウム酸化物（Ｉｎ
２
Ｏ
３
）を含み、
前記複数の第２物質層は、モリブデン酸化物（ＭｏＯ
ｘ
）を含み、
前記複数の第１物質層それぞれは、２～６Åの厚さを有し、
前記複数の第２物質層それぞれは、モリブデン酸化物の単層(monolayer)を含むことを特徴とする半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記ナノラミネート電極は、１０～５０ｎｍの厚さを有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ナノラミネート電極は、４．９５～５．０５ｅＶの仕事関数を有することを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記ナノラミネート電極は、Ｘ線回折分析結果において３０．４８±０．０２°で立方構造を有するインジウム酸化物の（２２２）面に由来する第１ピークと、３５．４３±０．０２°でインジウム酸化物の（４００）面に由来する第２ピークと、を示すことを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記誘電層は、高誘電率金属酸化物を含むことを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記誘電層は、チタン酸化物（ＴｉＯ
２
）を含むことを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記ナノラミネート電極は、１ｎｍ以下の表面粗さを含むことを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記キャパシタは、１ｋＨｚで第１キャパシタンスを有し、
前記キャパシタは、１ＭＨｚで第２キャパシタンスを有し、
前記第２キャパシタンスは、前記第１キャパシタンスの５０％より大きいことを特徴とする請求項１に記載の半導体装置。
【請求項９】
前記第２キャパシタンスは、前記第１キャパシタンスの８０％より大きいことを特徴とする請求項８に記載の半導体装置。
【請求項１０】
キャパシタを含み、前記キャパシタは、
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に配置される誘電層と、を含み、
前記第１電極及び前記第２電極のうち、少なくとも１つは、ナノラミネート電極を含み、
前記ナノラミネート電極は、
インジウム酸化物（Ｉｎ
２
Ｏ
３
）を含む複数の第１物質層と、
前記複数の第１物質層のうち隣接した２個の第１物質層間にそれぞれ配置され、モリブデン酸化物（ＭｏＯ
ｘ
）の単層からなる複数の第２物質層と、を含み、
前記ナノラミネート電極は、４．９５～５．０５ｅＶの仕事関数を有することを特徴とする半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、さらに詳細には、キャパシタを含む半導体装置及びその製造方法に関する。
続きを表示（約 2,700 文字）【背景技術】
【０００２】
半導体装置のダウンスケーリングによってＤＲＡＭ装置などに使用されるキャパシタの大きさも縮小されている。キャパシタの大きさが減少することにより、漏れ電流が増加する問題があり、高誘電率の誘電物質を誘電層として使用するための研究が提案されている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明が解決しようとする課題は、高い仕事関数を有する新規な電極物質を採用し、減少した漏れ電流を有し、かつ高周波数領域でも相対的に高いキャパシタンスを示すキャパシタを含む半導体装置を提供することである。
【課題を解決するための手段】
【０００４】
前記技術的課題を達成するための例示的な実施例による半導体装置は、キャパシタを含み、前記キャパシタは、第１電極；第２電極；及び前記第１電極と前記第２電極との間に配置される誘電層；を含み、前記第１電極及び前記第２電極のうち、少なくとも１つは、ナノラミネート電極を含み、前記ナノラミネート電極は、交互に配置された複数の第１物質層と複数の第２物質層を含み、前記複数の第１物質層は、インジウム酸化物（Ｉｎ
２
Ｏ
３
）を含み、前記複数の第２物質層は、モリブデン酸化物（ＭｏＯ
ｘ
）を含み、前記複数の第１物質層それぞれは、２～６Åの厚さを有し、前記複数の第２物質層それぞれは、モリブデン酸化物の単層(monolayer)を含む。
【０００５】
前記技術的課題を達成するための例示的な実施例による半導体装置は、キャパシタを含み、前記キャパシタは、第１電極；第２電極；及び前記第１電極と前記第２電極との間に配置される誘電層を含み、前記第１電極及び前記第２電極のうち、少なくとも１つは、ナノラミネート電極；を含み、前記ナノラミネート電極は、インジウム酸化物（Ｉｎ
２
Ｏ
３
）を含む複数の第１物質層と、前記複数の第１物質層のうち隣接した２個の第１物質層の間にそれぞれ配置され、モリブデン酸化物（ＭｏＯ
ｘ
）の単層からなる複数の第２物質層を含み、前記ナノラミネート電極は、４．９５～５．０５ｅＶの仕事関数を有する。
【０００６】
前記技術的課題を達成するための例示的な実施例による半導体装置は、基板；前記基板上に配置されるコンタクト構造物；前記コンタクト構造物上に配置され、シリンダ形状を有し、第１ナノラミネート電極を含む下部電極；前記下部電極上に配置される誘電層；前記誘電層上に配置される上部電極；を含み、前記第１ナノラミネート電極は、インジウム酸化物（Ｉｎ
２
Ｏ
３
）を含む複数の第１物質層と、前記複数の第１物質層のうち隣接した２個の第１物質層の間にそれぞれ配置され、モリブデン酸化物（ＭｏＯ
ｘ
）の単層からなる複数の第２物質層を含み、前記ナノラミネート電極は、４．９５～５．０５ｅＶの仕事関数を有する。
【０００７】
前記技術的課題を達成するための例示的な実施例による半導体装置の製造方法は、基板上に原子層積層工程によってナノラミネート電極を形成する段階を含み、前記ナノラミネート電極を形成する段階は、物質層ペアの堆積サイクルをｋ回繰り返す段階を含み、前記物質層ペアの堆積サイクルは、前記基板上に第１物質層堆積サイクルをｍ回繰り返す段階；及び前記基板上に第２物質層堆積サイクルをｎ回繰り返す段階；を含み、前記第１物質層堆積サイクルは、インジウム酸化物（Ｉｎ
２
Ｏ
３
）を堆積するための工程であり、前記ｍは、１０～３０の範囲であり、前記第２物質層堆積サイクルは、モリブデン酸化物（ＭｏＯ
ｘ
）を堆積するための工程であり、前記ｎは、１である。
【図面の簡単な説明】
【０００８】
例示的な実施例による半導体装置を示す断面図である。
図１の第１電極の断面図である。
図１の第２電極の断面図である。
例示的な実施例によるナノラミネート電極の製造方法を示すタイミング図である。
第１物質層堆積サイクルを概略的に示すフローチャートである。
第２物質層堆積サイクルを概略的に示すフローチャートである。
例示的な実施例によるナノラミネート電極のＸ線回折分析グラフである。
紫外線光電子分光法(Ultraviolet Photoelectron Spectroscopy, UPS)によって測定された例示的な実施例によるナノラミネート電極のバインディングエネルギーを示すグラフである。
例示的な実施例によるナノラミネート電極の比抵抗、キャリア濃度、移動度を示すグラフである。
原子間力顕微鏡(Atomic Force Microscopy, AFM)を使用して測定された例示的な実施例によるナノラミネート電極の表面モルフォロジーを示すイメージである。
比較例によるキャパシタの走査電子顕微鏡(scanning electron microscopy)イメージである。
実施例によるキャパシタの走査電子顕微鏡イメージである。
比較例によるキャパシタのエネルギーバンドダイヤグラムの概略図である。
実施例によるキャパシタのエネルギーバンドダイヤグラムの概略図である。
例示的な実施例によるキャパシタの周波数に係わるキャパシタンスを示すグラフである。
例示的な実施例によるキャパシタの高周波領域でのキャパシタンスを示すグラフである。
例示的な実施例によるキャパシタの電流密度対電圧特性を示すグラフである。
例示的な実施例による半導体装置を示す断面図である。
図１８のＡ部分の拡大図である。
例示的な実施例による半導体装置を示す断面図である。
例示的な実施例による半導体装置を示す断面図である。
例示的な実施例による半導体装置を示す断面図である。
【発明を実施するための形態】
【０００９】
以下、添付された図面を参照して、本発明の技術的思想の例示的な実施例を詳細に説明する。
【００１０】
図１は、例示的な実施例による半導体装置１を示す断面図である。図２は、図１の第１電極２０の断面図である。図３は、図１の第２電極４０の断面図である。
（【００１１】以降は省略されています）

関連特許