特許ウォッチ

公開番号2024178679
公報種別公開特許公報(A)
公開日2024-12-25
出願番号2023097003
出願日2023-06-13
発明の名称リアクタンス補償回路
出願人株式会社デンソー,トヨタ自動車株式会社,株式会社ミライズテクノロジーズ
代理人弁理士法人サトー
主分類H02J 50/12 20160101AFI20241218BHJP(電力の発電,変換,配電)
要約【課題】リアクタンスの補償範囲の拡大と、大電力化とを両立できるリアクタンス補償回路を提供する。
【解決手段】リアクタンス補償回路8において、3つの位相調整用主回路3(1)～3(3)を、送電回路2より電力が供給される負荷1に直列に接続する。信号生成回路5は、送電回路2より得られる出力電圧Vsの位相情報に基いて、主回路3(1)～3(3)に対応して設けられる駆動回路7(1)～7(3)に共通の制御信号1を出力する。駆動回路7(1)～7(3)の入力側にそれぞれ設けられる遅延器6(1)～6(3)は、制御信号1の位相をそれぞれ異なる遅延量で遅延させる。
【選択図】図1
特許請求の範囲【請求項１】
送電回路（２、２２）より電力が供給される負荷（１）と、
この負荷に直列に接続され、それぞれが１つ以上のスイッチング素子（ＳＷ１，ＳＷ２）及びコンデンサ（Ｃ１，Ｃ２）を有してなる複数の位相調整用主回路（３（１）～３（３）、３２（１）～３２（３））と、
これら複数の位相調整用主回路に対応して設けられる複数の駆動回路（７（１）～７（３））と、
前記送電回路より得られる出力電圧の位相情報に基いて、前記複数の駆動回路に共通の駆動制御信号を出力する信号生成回路（５）と、
前記複数の駆動回路の入力側にそれぞれ設けられ、駆動制御信号の位相を遅延させる複数の遅延器（６（１）～６（３））と、を備え、
前記複数の遅延器は、入力される駆動制御信号を、それぞれ異なる遅延位相量を持つリアクタンス補償回路。
続きを表示（約 480 文字）【請求項２】
前記複数の遅延器は、前記負荷に近い位置に配置される位相調整用主回路に対応した遅延器ほど、遅延位相量がより大きくなるように設定されている請求項１記載のリアクタンス補償回路。
【請求項３】
前記複数の遅延器は、各位相調整用主回路に入力される駆動信号が、隣接する位相調整用主回路に入力される駆動信号に対して０．１ｎｓ～１０ｎｓの位相差を持つように位相を遅延させる請求項２記載のリアクタンス補償回路。
【請求項４】
前記複数の位相調整用主回路にそれぞれ設けられ、当該主回路に発生する電圧の振幅値を検出する主回路検出部（３３）と、
前記複数の遅延器の少なくとも一部に設けられ、前記主回路検出部の検出値に基いて、付与する遅延量を補正する補正部（３６（１），３６（２））と、
前記位相調整用主回路が有するスイッチング素子に印加される電圧を制限するため、前記スイッチング素子と並列に接続されるツェナーダイオード（ＺＤｉ１，ＺＤｉ２）と、を備える請求項１から３の何れか一項に記載のリアクタンス補償回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、送電回路より負荷に電力を供給する装置において、リアクタンスを補償する回路に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
例えば特許文献１には、ワイヤレス給電装置において、共振周波数を調整するため、負荷であるアンテナのリアクタンス成分を補償する構成が開示されている。特許文献１では、コンデンサとスイッチング素子を備える主回路により、送電回路の出力電圧から位相を９０度遅延させた電圧源として動作させることで、リアクタンスを補償している。そして、補償できるリアクタンスの範囲を拡大するために、複数の主回路をカスケード接続する構成が知られている。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０１３／０５７８９６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記のカスケード接続を想定すると、主回路を構成する部品であるコンデンサ、スッチング素子間を接続する配線と、駆動回路や送電回路の内部にあるグランドとの間の寄生容量に起因して、スイッチング素子に印加される電圧が所望の値より高くなる。すると、使用するスイッチング素子の耐圧が制約となり、リアクタンスの補償範囲を思うように拡大できなくなる。そこで、寄生容量を低減するために主回路の配線幅を狭くすると、許容電流値が低下するため、大電力化のニーズに応えられなくなってしまう。
【０００５】
本発明は上記事情に鑑みてなされたものであり、その目的は、リアクタンスの補償範囲の拡大と、大電力化とを両立できるリアクタンス補償回路を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１記載のリアクタンス補償回路によれば、それぞれが１つ以上のスイッチング素子及びコンデンサを有してなる複数の位相調整用主回路を、送電回路（２、２２）より電力が供給される負荷（１）に直列に接続する。信号生成回路（５）は、送電回路より得られる出力電圧の位相情報に基いて、複数の位相調整用主回路（３（１）～３（３）、３２（１）～３２（３））に対応して設けられる複数の遅延器（６（１）～６（３））に共通の制御信号を出力する。複数の遅延器は、それぞれ異なる遅延位相量を有し、対応する駆動回路７（１）～７（３）に、それぞれ異なる位相の制御信号を出力する。それぞれの駆動回路は、対応する遅延器が出力する制御信号の位相に基づいて、スイッチング素子の駆動信号を生成する。
【０００７】
複数の駆動回路を共通の制御信号により制御することを想定すると、各位相調整用主回路に流れる電流振幅の差によって、スイッチング素子をオンした際にコンデンサに充電される電荷量に差が生じる。この電荷量の差は、スイッチング素子に印加される電圧の差になる。これに対して、請求項１では、複数の遅延器によって、各駆動回路にそれぞれ入力される制御信号の位相をそれぞれ異なる位相で遅延させる。これにより、各コンデンサに充電される電荷量の差が小さくなるように調整することができる。したがって、各スイッチング素子に印加される電圧の差を縮めることで、リアクタンスの補償範囲を拡大できると共に、大電力化も図ることができる。
【０００８】
具体的には、請求項２記載のリアクタンス補償回路のように、複数の遅延器によって付与される遅延位相量を、負荷に近い位置に配置される位相調整用主回路に対応した遅延器ほど、より大きくなるように設定することで、各スイッチング素子に印加される電圧がほぼ等しくなるように調整できる。
【図面の簡単な説明】
【０００９】
第１実施形態であり、送電回路と負荷に接続されたリアクタンス補償回路の構成を示す図
図１における複数の駆動回路を共通の制御信号で動作させた場合に、１周期のスイッチング動作で各主回路のコンデンサＣ１に充電される電荷量を示す波形図
第１実施形態における１周期のスイッチング動作で、各主回路のコンデンサＣ１に充電される電荷量を示す波形図
図１における複数の駆動回路を共通の制御信号で動作させた場合に得られるリアクタンス補償範囲を示す図
第１実施形態における図４相当図
第２実施形態であり、駆動回路及び主回路の具体構成例を示す図
第３実施形態であり、信号生成回路の具体構成例を示す図
第４実施形態であり、信号生成回路を、送電回路が備えるものと兼用した構成例を示す図
第５実施形態であり、送電回路と負荷に接続された位相遅延補正回路を有するリアクタンス補償回路の構成を示す図
位相遅延補正回路の具体構成例を示す図
位相遅延補正回路の動作を示すタイミングチャート
位相遅延補正回路の動作を示すフローチャート
位相遅延補正回路の動作に応じて、各主回路に加わる電圧が変化する状態を示すタイミングチャート
主回路の寄生容量と負荷のリアクタンス成分に対して、遅延器により付与する遅延時間の具体数値例を示す図
図１４における適切な遅延時間を設定しなかった場合に生じる、各主回路のスイッチング素子に印加される電圧のバラツキを示す図
第６実施形態であり、第１実施形態における負荷の両端にLCフィルタ回路を搭載した構成を示す図
【発明を実施するための形態】
【００１０】
（第１実施形態）
図１に示すように、負荷１には、送電回路２により交流電力が供給される。負荷１とグランドとの間には、位相調整用の３つの主回路３（１）～３（３）が直列に接続されている。主回路３は、１つのスイッチング素子と１つのコンデンサを備える直列回路２つを、並列に接続した構成である。スイッチング素子ＳＷ１及びＳＷ２は、例えばＮチャネルＭＯＳＦＥＴ等である。尚、送電回路２により供給される交流電力の周波数は、ここでは例えばＭＨｚ帯を想定している。
（【００１１】以降は省略されています）

関連特許