特許ウォッチ

公開番号2025040226
公報種別公開特許公報(A)
公開日2025-03-24
出願番号2023147006
出願日2023-09-11
発明の名称基準電源回路
出願人株式会社デンソー,トヨタ自動車株式会社,株式会社ミライズテクノロジーズ
代理人弁理士法人サトー
主分類G05F 3/18 20060101AFI20250314BHJP(制御;調整)
要約【課題】回路規模の増大を招くことなく、温度特性および応力特性による出力変動を精度良く補正する。
【解決手段】基準電源回路1は、順方向バイアスされた埋め込みツェナーダイオードVz1からなる半導体素子2と、順方向バイアスされた埋め込みツェナーダイオードVz2からなる半導体素子3と、半導体素子2、3に電流を供給する電圧制御電流源4と、を備える。半導体素子2、3は、互いに異なる面積比を有する構成である。電圧制御電流源4は、半導体素子2、3に対して互いに同等の電流を流すようになっている。基準電源回路1は、半導体素子3の順方向電圧と、半導体素子2、3の各順方向電圧の差である差電圧に対応した電圧と、を加算した電圧を基準電圧VREFとして出力する。
【選択図】図1
特許請求の範囲【請求項１】
順方向バイアスされた埋め込みツェナーダイオード（Ｖｚ１）からなる第１素子（２）と、
順方向バイアスされた埋め込みツェナーダイオード（Ｖｚ２）からなる第２素子（３）と、
前記第１素子および前記第２素子に電流を供給する電流供給回路（４）と、
を備え、
前記第１素子および前記第２素子は、互いに同等の面積比を有する構成であるか、または、互いに異なる面積比を有する構成であり、
前記電流供給回路は、前記第１素子および前記第２素子が互いに同等の面積比を有する構成である場合には前記第１素子および前記第２素子に対して互いに異なる電流を流すとともに、前記第１素子および前記第２素子が互いに異なる面積比を有する構成である場合には前記第１素子および前記第２素子に対して互いに同等の電流を流すようになっており、
前記第２素子の順方向電圧と、前記第１素子および前記第２素子の各順方向電圧の差である差電圧に対応した電圧と、を加算した電圧を基準電圧として出力する基準電源回路。
続きを表示（約 1,100 文字）【請求項２】
さらに、
前記差電圧を電流に変換する第１抵抗（Ｒ１、Ｒ２１）と、
前記第１抵抗により変換された電流が流れる経路に設けられた第２抵抗（Ｒ２）と、
を備え、
前記第２素子の順方向電圧と、前記第１抵抗および前記第２抵抗の各端子電圧と、を加算した電圧を前記基準電圧として出力する請求項１に記載の基準電源回路。
【請求項３】
さらに、
第１入力端子とグランドとの間に前記第１素子が接続されるとともに第２入力端子とグランドとの間に前記第１抵抗および前記第２素子が接続され、前記第１入力端子および前記第２入力端子の電位差を増幅した信号を出力する演算回路（６）と、
前記電流供給回路から前記第１素子へと至る電流供給経路に介在するように設けられた第３抵抗（Ｒ３）と、
を備え、
前記第２抵抗は、その一方の端子が前記演算回路の前記第２入力端子に接続されるとともに、その他方の端子が前記電流供給回路の出力ノードに接続され、
前記電流供給回路は、前記演算回路の出力信号に応じて前記第１素子および前記第２素子に供給する電流を制御する構成であり、
前記第２抵抗の他方の端子の電圧を前記基準電圧として出力する請求項２に記載の基準電源回路。
【請求項４】
前記第１抵抗（Ｒ２１）は、その抵抗値を調整することができるように構成されている請求項３に記載の基準電源回路。
【請求項５】
前記第１抵抗は、複数の抵抗（Ｒ２１ａ、Ｒ２１ｂ、Ｒ２１ｃ、Ｒ２１ｄ）が直列接続された直列回路（２２）と、前記複数の抵抗の各ノードに対して一方の端子が接続された複数のスイッチ（ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４）と、を備えたラダー抵抗回路であり、
前記直列回路の一方の端子は、前記第２抵抗に接続されており、
前記直列回路の他方の端子は、前記第２素子に接続されており、
前記複数のスイッチの各他方の端子は、共通接続されるとともに、前記演算回路の前記第２入力端子に接続されている請求項４に記載の基準電源回路。
【請求項６】
前記第１素子および前記第２素子は、いずれも、同じレイアウトを持つ前記埋め込みツェナーダイオードを１つまたは複数備えた構成となっている請求項１から５のいずれか一項に記載の基準電源回路。
【請求項７】
前記第１素子および前記第２素子は、それらのうち一方を中心としたコモンセントロイド配置となっている請求項６に記載の基準電源回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、基準電圧を生成する基準電源回路に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
基準電源回路としては、安定した基準電圧を出力することが求められることから、各種の要因による基準電圧の変動である出力変動を抑制する機能を備えた構成が考えられている。特許文献１、２には、ツェナーダイオードの温度特性による出力変動を補正可能な基準電源回路が開示されている。なお、以下の説明では、特許文献１、２に開示された各従来技術のことを、従来技術と総称することがある。
【先行技術文献】
【特許文献】
【０００３】
米国特許第３９１６５０８号明細書
米国特許第１１４０２８６３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来技術では、ツェナーダイオードの正の温度特性をダイオードまたはダイオード接続されたバイポーラジャンクショントランジスタによる負の温度特性で相殺する、といった構成が用いられている。なお、本明細書では、バイポーラジャンクショントランジスタのことをＢＪＴと省略することがある。ただし、従来技術では、ダイオードまたはダイオード接続されたＢＪＴがツェナーダイオードに比べてモールドから受ける応力の影響を受け易いことから、パッケージの歪みなどの応力変動により出力される基準電圧が変動するおそれがある。
【０００５】
本発明は上記事情に鑑みてなされたものであり、その目的は、温度特性および応力特性による出力変動を精度良く補正することができる基準電源回路を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１に記載の基準電源回路は、順方向バイアスされた埋め込みツェナーダイオード（Ｖｚ１）からなる第１素子（２）と、順方向バイアスされた埋め込みツェナーダイオード（Ｖｚ２）からなる第２素子（３）と、前記第１素子および前記第２素子に電流を供給する電流供給回路（４）と、を備える。前記第１素子および前記第２素子は、互いに同等の面積比を有する構成であるか、または、互いに異なる面積比を有する構成である。前記電流供給回路は、前記第１素子および前記第２素子が互いに同等の面積比を有する構成である場合には前記第１素子および前記第２素子に対して互いに異なる電流を流すとともに、前記第１素子および前記第２素子が互いに異なる面積比を有する構成である場合には前記第１素子および前記第２素子に対して互いに同等の電流を流すようになっている。前記基準電源回路は、前記第２素子の順方向電圧と、前記第１素子および前記第２素子の各順方向電圧の差である差電圧に対応した電圧と、を加算した電圧を基準電圧として出力する。
【０００７】
埋め込みツェナーダイオードは、製造上、ウェハの表面よりも深い位置に接合を持つため、通常のダイオードまたはダイオード接続されたＢＪＴよりも応力の影響を受け難い。したがって、上記構成において、第２素子の順方向電圧と、第１素子および第２素子の各順方向電圧の差である差電圧に対応した電圧と、はいずれも応力の影響を受けることがなく、その結果、それらを加算した電圧である基準電圧も同様に応力の影響を受けることがない。そして、第２素子の順方向電圧の温度特性は「負」であり、上記した差電圧の温度特性は「正」であるため、これらを加算して得られる基準電圧は、温度依存性の少ないものとなる。したがって、上記構成によれば、温度特性および応力特性による出力変動を精度良く補正することができるという優れた効果が得られる。
【０００８】
請求項２に記載の基準電源回路は、さらに、前記差電圧を電流に変換する第１抵抗（Ｒ１、Ｒ２１）と、前記第１抵抗により変換された電流が流れる経路に設けられた第２抵抗（Ｒ２）と、を備え、前記第２素子の順方向電圧と、前記第１抵抗および前記第２抵抗の各端子電圧と、を加算した電圧を前記基準電圧として出力する。上記構成によれば、第１抵抗および第２抵抗の抵抗値、つまり抵抗比を調整することにより、第２素子の順方向電圧の「負」の温度特性と、差電圧の「正」の温度特性とをうまく打ち消し合うようにすれば、温度依存性のない基準電圧を生成することができる。
【図面の簡単な説明】
【０００９】
第１実施形態に係る基準電源回路の概略構成を模式的に示す図
第１実施形態に係る基準電源回路の具体的な構成例を示す図
第１実施形態に係る半導体素子に含まれるツェナーダイオードの平面レイアウトの一例を模式的に示す図その１
第１実施形態に係る半導体素子に含まれるツェナーダイオードの平面レイアウトの一例を模式的に示す図その２
第１実施形態の変形例に係る基準電源回路の概略構成を模式的に示す図
第２実施形態に係る基準電源回路の具体的な構成例を示す図
第２実施形態に係る抵抗値を調整可能な抵抗の具体的な構成例を示す図
【発明を実施するための形態】
【００１０】
以下、複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１実施形態）
以下、第１実施形態について図１～図５を参照して説明する。
（【００１１】以降は省略されています）

関連特許