特許ウォッチ

公開番号2024173637
公報種別公開特許公報(A)
公開日2024-12-12
出願番号2024005355
出願日2024-01-17
発明の名称半導体装置及びその製造方法並びに半導体装置を含む電子システム
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人共生国際特許事務所
主分類H10B 41/27 20230101AFI20241205BHJP()
要約【課題】性能及び信頼性を向上させた半導体装置及びその製造方法並びに半導体装置を含む電子システムを提供する。
【解決手段】本発明の半導体装置は、絶縁部材上に交互に積層された複数のゲート電極と複数の層間絶縁層とを含むゲート積層構造物と、ゲート積層構造物を貫通して絶縁部材に交差する交差方向に延びるチャンネル構造物と、絶縁部材とゲート積層構造物との間でチャンネル構造物に連結され、ドーパントを有するドープされた単結晶半導体層を含む水平導電層と、を備える。
【選択図】図1

特許請求の範囲【請求項１】
絶縁部材上に交互に積層された複数のゲート電極と複数の層間絶縁層とを含むゲート積層構造物と、
前記ゲート積層構造物を貫通して前記絶縁部材に交差する交差方向に延びるチャンネル構造物と、
前記絶縁部材と前記ゲート積層構造物との間で前記チャンネル構造物に連結され、ドーパントを有するドープされた単結晶半導体層を含む水平導電層と、を備えることを特徴とする半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記ドープされた単結晶半導体層は、ｐ型領域及びｎ型領域を有してｐｎ接合を含むことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ドープされた単結晶半導体層は、第１導電型領域、及び前記第１導電型領域とは反対の導電型を有する第２導電型領域を含み、
前記絶縁部材を貫通して前記第１導電型領域に電気的に接続される第１コンタクト部と、
前記絶縁部材を貫通して前記第２導電型領域に電気的に接続される第２コンタクト部と、を更に含むことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第１導電型領域は、第１導電型ドーパントを含み、
前記第２導電型領域は、第１導電型ドーパント及び第２導電型ドーパントを含み、前記第２導電型ドーパントが前記第１導電型ドーパントよりも多く含まれることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記ドープされた単結晶半導体層は、前記第２コンタクト部が連結されて前記第２導電型領域が位置する連結部分と、少なくとも前記ゲート積層構造物の一面に隣接する部分に前記第１導電型領域が位置する水平部分とを含み、
前記連結部分と前記水平部分とが接合されてｐｎ接合を構成することを特徴とする請求項３に記載の半導体装置。
【請求項６】
一方向に前記ゲート積層構造物を貫通する分離構造物を更に含み、
前記連結部分は、前記分離構造物に隣接して位置することを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記ドープされた単結晶半導体層は、前記チャンネル構造物から離隔して位置し、
前記水平導電層は、前記ドープされた単結晶半導体層と前記チャンネル構造物とを連結するドープされた多結晶半導体層を更に含むことを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記ドープされた単結晶半導体層は、前記チャンネル構造物が内部に位置する開口領域を除いた部分に全体的に形成され、
前記ドープされた多結晶半導体層は、少なくとも前記開口領域内で前記チャンネル構造物の側面と前記ドープされた単結晶半導体層の側面とを水平方向に連結する部分を含むことを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記チャンネル構造物は、前記絶縁部材に隣接する部分で前記ゲート積層構造物よりも突出した突出部分を含み、
前記突出部分は、前記ドープされた多結晶半導体層と同じ導電型を有するドープされたチャンネル層を含むことを特徴とする請求項７に記載の半導体装置。
【請求項１０】
前記ドープされた多結晶半導体層は、第１導電型を有し、
前記ドープされた単結晶半導体層は、前記ゲート積層構造物の一面に隣接する部分に位置して前記第１導電型を有する領域に構成された水平部分と、前記水平部分に連結されて前記第１導電型とは反対の第２導電型を有する領域で構成された連結部分とを含むことを特徴とする請求項７に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法並びに半導体装置を含む電子システムに関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
データ保存を必要とする電子システムにおいて、高容量のデータを保存することができる半導体装置が要求されている。これにより、半導体装置のデータ保存容量を増加させることができる方案が研究されている。例えば、半導体装置のデータ保存容量を増加させるための方法の一つとして、２次元的に配列されるメモリセルの代わりに３次元的に配列されるメモリセルを含む半導体装置が提案されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－３２０４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、性能及び信頼性を向上させた半導体装置及びその製造方法並びに半導体装置を含む電子システムを提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するためになされた本発明の一態様による半導体装置は、絶縁部材上に互いに交互に積層された複数のゲート電極と複数の層間絶縁層とを含むゲート積層構造物と、前記ゲート積層構造物を貫通して前記絶縁部材に交差する交差方向に延びるチャンネル構造物と、前記絶縁部材と前記ゲート積層構造物との間で前記チャンネル構造物に連結され、ドーパントを有するドープされた単結晶半導体層を含む水平導電層と、を備える。
【０００６】
本発明の一実施形態による半導体装置の製造方法は、第１ドープされた単結晶半導体層を形成するステップと、積層構造体、チャンネル構造物、及び開口部を形成するステップと、ドープされた単結晶半導体層を形成するステップと、複数の犠牲絶縁層を複数のゲート電極に置き換えるステップと、半導体基板を除去するステップと、ドープされた単結晶半導体層、チャンネル構造物、及びゲート積層構造物上にドープされた多結晶半導体層を形成するステップと、を有する。
【０００７】
ここで、第１ドープされた単結晶半導体層を形成するステップでは、半導体基板上に第１導電型を有する第１ドープされた単結晶半導体層を形成する。積層構造体、チャンネル構造物、及び開口部を形成するステップでは、第１ドープされた単結晶半導体層上に複数の層間絶縁層と複数の犠牲絶縁層とが交互に積層された積層構造体を形成し、積層構造体及び第１ドープされた単結晶半導体層を貫通するチャンネル構造物及び積層構造体を貫通して第１ドープされた単結晶半導体層の一部を露出する開口部を形成する。ドープされた単結晶半導体層を形成するステップでは、開口部を通して露出した第１ドープされた単結晶半導体層の一部に第２導電型ドーパントをドーピングして第２導電型領域を形成する。これにより、第１ドープされた単結晶半導体層の他の一部で構成された第１導電型領域及び第２導電型領域を備えるドープされた単結晶半導体層が形成される。
【０００８】
本発明の一実施形態による電子システムは、メイン基板と、メイン基板上に位置する上述した半導体装置と、メイン基板上で半導体装置に電気的に接続されるコントローラーと、を備える。
【発明の効果】
【０００９】
本発明によれば、水平導電層がドープされた単結晶半導体層を含むことで、漏洩電流を減らすことができ、半導体装置の性能及び信頼性を向上させることができる。この時、バルク消去動作を適用することができ、ゲート電極の数又はメモリセルの数に関係なく、安定した消去動作を行うことができる。
【００１０】
また、優れた性能及び信頼性を有する半導体装置を容易且つ安定した工程で形成することができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許