特許ウォッチ

公開番号2024172987
公報種別公開特許公報(A)
公開日2024-12-12
出願番号2023091084
出願日2023-06-01
発明の名称高周波半導体スイッチ集積回路
出願人日清紡マイクロデバイス株式会社
代理人個人
主分類H03K 17/693 20060101AFI20241205BHJP(基本電子回路)
要約【課題】良好なスイッチ特性を維持しつつ、直流電圧印加のために必要な端子を削減可能とする高周波半導体スイッチ集積回路を提供する。
【解決手段】高周波半導体スイッチ集積回路101は、ディプレッション型の第1のスイッチFET3-1とエンハンスメント型の第2乃至第nのスイッチFET3-2～3-nが、共通RF信号入出力端子10と第1乃至第nの個別RF信号入出力端子間11-1～11-nに、それぞれ設けられると共に、対応するスイッチFETに対してエンハンスメント型の第1のシャントFET4-1とディプレッション型の第2乃至第nのシャントFET4-2～4-nが、それぞれ設けられ、第2乃至第nのスイッチFET3-2～3-nと第1乃至第nのシャントFET4-1～4-nは、2^m≧nを満たすmの最小値に等しい個数のみの制御端子21-1～21-mを有する制御回路8により動作制御される。
【選択図】図1
特許請求の範囲【請求項１】
共通ＲＦ信号入出力端子と３個以上のｎ個の個別ＲＦ信号入出力端子間の高周波信号通過経路を切り替えるＳＰｎＴスイッチが構成されてなる高周波半導体スイッチ集積回路において、
前記共通ＲＦ信号入出力端子と第１の個別ＲＦ信号入出力端子間に、ディプレッション型のＦＥＴである第１のスイッチＦＥＴを直列接続状態に設けると共に、前記第１のスイッチＦＥＴのゲートをグランド電位に保持する一方、
前記第１の個別ＲＦ信号入出力端子と前記高周波半導体スイッチ集積回路内の低インピーダンスの部位との間に、エンハンスメント型のＦＥＴである第１のシャントＦＥＴを直列接続状態に設け、前記第１のシャントＦＥＴのゲートを制御回路に接続し、
前記第２の個別ＲＦ信号入出力端子から第ｎの個別ＲＦ信号入出力端子のそれぞれと前記共通ＲＦ信号入出力端子との間に、それぞれエンハンスメント型のＦＥＴを直列接続状態に設けて第２乃至第ｎのスイッチＦＥＴとし、
前記第２の個別ＲＦ信号入出力端子から第ｎの個別ＲＦ信号入出力端子のそれぞれと前記低インピーダンスの部位との間に、それぞれディプレッション型のＦＥＴを直列接続状態に設けて第２乃至第ｎのシャントＦＥＴとし、
前記２乃至第ｎのスイッチＦＥＴと前記第１乃至第ｎのシャントＦＥＴのゲートを前記制御回路に接続し、
前記制御回路は、２
ｍ
≧ｎを満たすｍの最小値に等しい個数のみの制御端子を有して構成され、前記制御端子には、外部からの制御信号が印加可能とされてなることを特徴とする高周波半導体スイッチ集積回路。
続きを表示（約 130 文字）【請求項２】
前記制御回路は、一端が前記制御端子に接続された高抵抗器を有し、前記高抵抗器の他端は、前記第１乃至第ｎのスイッチＦＥＴの前記共通ＲＦ信号入出力端子に共通接続された接続点と接続されてなることを特徴とする請求項１記載の高周波半導体スイッチ集積回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、共通ＲＦ入出力端子と複数の個別ＲＦ入出力端子との間で高周波信号の経路を切り替える高周波半導体スイッチ集積回路に係り、特に、直流電圧印加用の必要端子数の削減、実装面積の縮小化等を図ったものに関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
移動体通信システムにおいては、信号処理回路の切り替えなどにおいて、高周波信号切り替えのための半導体スイッチ集積回路が従来から用いられている。特に、近年は、一つの筐体内で複数の周波数の信号経路の切り替えや、複数のシステムの切り替えを行っており、そのため、多数の半導体スイッチ集積回路が用いられている。多数の半導体スイッチ集積回路を使用する場合、その使用回路数に比例して制御信号線が増加してしまう。そのため、従来から半導体スイッチ集積回路を制御する信号線の削減について様々な工夫が行われている。
【０００３】
特に、切替経路が多くなるような３カ所以上の回路切り替えを行う半導体スイッチ集積回路においては、単純に半導体スイッチ集積回路を構成するＦＥＴ（電界効果トランジスタ）スイッチを直接制御するのではなく、半導体スイッチ集積回路の内部、あるいは外部に、論理回路を形成して制御線の削減を図ったものなどが種々提案されている（例えば、特許文献１、２等参照）。
例えば、図１１には、特許文献１に開示された技術に基づいて制御線の削減を図った高周波半導体スイッチ集積回路の一例が示されており、以下、同図を参照しつつ、この従来回路について説明する。
【０００４】
まず、この従来回路は、１つの共通ＲＦ入出力端子ＰＣと３つの個別ＲＦ入出力端子Ｐ１～Ｐ３の接続を切り替えるＳＰ３Ｔ（Single Pole 3 throw）スイッチを構成した回路例である。
この従来回路は、低挿入損失と高アイソレーション実現のために、通過経路に対してＦＥＴをシリーズとシャントに、それぞれ接続した構成を有するものである。
すなわち、この従来回路は、通過経路に対してシリーズに設けられた３個のＦＥＴ (Field Effect Transistor) １～３と、シャントとしての３個のＦＥＴ４～６を用いて構成されている。
それぞれのＦＥＴ１～６を制御するには、基本的には、それぞれのＦＥＴ１～６のゲートに制御線を接続し、それぞれのＦＥＴ１～６を導通、または遮断させるに必要な電圧を、それぞれの制御線を介して印加することが必要となる。
【０００５】
しかしながら、この基本的な構成を採るとすると、３経路を切り替えるために６本の制御線を必要とすることとなり、一般的に考えて制御線の数が多く実用的とは言い難い。
そのため、この従来回路においては、制御線を３本にまとめている。
すなわち、図１１において、３個の制御信号印加端子２１Ｘ～２３Ｘには、外部からの制御信号ＶＣ１～ＶＣ３が印加され、これによって６個のＦＥＴ１～６が制御可能に回路構成されている。
【０００６】
図１２には、高周波半導体スイッチ集積回路と同一基板、または、外部に、論理回路を設け、必要な制御線の削減を図った従来回路の構成例が示されている。
すなわち、この従来回路においては、高周波半導体スイッチ集積回路内に、論理回路ＬＯＧが設けられており、２個の制御信号印加端子２１Ｘ，２２Ｘを介して外部から制御信号が印加されると共に、１個の電源電圧供給端子２０Ｘが設けられて電源供給が行われるようになっている。
【０００７】
例えば、ＳＰ３Ｔスイッチの場合、３経路を切り替えるためには、条件式２
ｍ
≧３を満たす中で、最小のｍ＝２本の制御線があれば、３通りの切り替えを行える論理回路ＬＯＧを構成することができる。その結果、２つの制御用の端子２１Ｘ，２２Ｘに加えて、制御回路の駆動に必要とされる電源電圧供給端子２０Ｘがあれば、制御回路を駆動し、高周波半導体スイッチ集積回路を制御することが可能となる。
【先行技術文献】
【特許文献】
【０００８】
特開２００５－３０３７９４号公報
特開２００７－０６７７５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、図１２に示された従来のＳＰ３Ｔスイッチ回路の場合、制御回路を用いて高周波半導体スイッチ集積回路を制御する構成を採るものの、半導体スイッチ集積回路の駆動に用いられる電源端子と制御端子の総数は３個である。
この端子数は、図１１に示された制御回路を用いていない場合と同じ直流電圧印加用の端子数となり、実質的には、高周波半導体スイッチ集積回路を制御する制御線の削減にはなっていない。このように、これまで制御端子の削減を目的として論理回路を用いた制御回路を使用した場合にあっても、必ずしも高周波半導体スイッチ集積回路全体に必要な制御用端子数は削減できないことがあるという問題があった。
【００１０】
また、特許文献２には、２個の制御端子を用いてＳＰ３Ｔスイッチを制御可能とした構成が開示されているが、ＳＰＤＴスイッチを２つ直列に接続した構成を採っているため、この２つのＳＰＤＴスイッチを通過する経路の挿入損失が大きくなるという問題がある。さらに、回路構成上、シャントスイッチを設けることができず、十分なアイソレーションの確保が困難であるという問題もある。
（【００１１】以降は省略されています）

関連特許