特許ウォッチ

公開番号2024167148
公報種別公開特許公報(A)
公開日2024-12-02
出願番号2024154950,2023004954
出願日2024-09-09,2018-05-29
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H10B 12/00 20230101AFI20241125BHJP()
要約【課題】単位面積あたりの記憶容量の大きい半導体装置を提供する。
【解決手段】メモリセルを有する半導体装置であって、メモリセルは、第1の導電体と、第1の導電体上の第1の絶縁体と、第1の絶縁体上の、第1の領域、第2の領域、および第1の領域と第2の領域との間に配置された第3の領域を有する第1の酸化物と、第1の酸化物上の第2の絶縁体と、第2の絶縁体上の第2の導電体と、第1の領域の側面に接して配置された第3の絶縁体と、第1の領域の側面に、第3の絶縁体を介して配置された第2の酸化物と、を有し、第1の領域は、第1の導電体と重畳する領域を有し、第3の領域は、第2の導電体と重畳する領域を有し、第1の領域および第2の領域は、第3の領域よりも低抵抗である。
【選択図】図1
特許請求の範囲【請求項１】
メモリセルを有する半導体装置であって、
前記メモリセルは、
第１の導電体と、
前記第１の導電体の上方に位置する領域を有する第１の絶縁体と、
前記第１の絶縁体の上方に位置する領域を有しかつ第１の領域と、第２の領域と、前記第１の領域と前記第２の領域との間に配置された領域を有する第３の領域と、を有する第１の酸化物と、
前記第１の酸化物の上方に位置する領域を有する第２の絶縁体と、
前記第２の絶縁体の上方に位置する領域を有する第２の導電体と、
前記第１の領域の側面に接して配置された領域を有する第３の絶縁体と、
前記第１の導電体の側面に接して配置された領域を有する第４の絶縁体と、
前記第２の導電体の側面に接して配置された領域を有する第５の絶縁体と、
前記第１の領域の側面に前記第３の絶縁体を介して配置された領域と、前記第１の導電体の側面に前記第３及び第４の絶縁体を介して配置された領域と、前記第２の導電体の側面に前記第３及び第５の絶縁体を介して配置された領域と、を有する第２の酸化物と、
前記第２の領域の側面に接して配置された領域と、前記第１の導電体の側面に前記第４の絶縁体を介して配置された領域と、前記第２の導電体の側面に前記第５の絶縁体を介して配置された領域と、を有する第３の導電体と、を有し、
前記第１の領域は、前記第１の導電体と重畳する領域を有し、
前記第３の領域は、前記第２の導電体と重畳する領域を有する、半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、例えば、トランジスタおよび半導体装置に関する。または、本発明は、例え
ば、トランジスタおよび半導体装置の製造方法に関する。または、本発明は、例えば、表
示装置、発光装置、照明装置、蓄電装置、記憶装置、プロセッサ、電子機器に関する。ま
たは、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の製造方法に関する。ま
たは、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の駆動方法に関する。
続きを表示（約 1,700 文字）【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発
明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション
・オブ・マター）に関するものである。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指す。表示装置、発光装置、照明装置、電気光学装置、記憶装置、半導体回路お
よび電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００４】
シリコン（Ｓｉ）を半導体層に用いたトランジスタと、酸化物半導体（ＯｘｉｄｅＳ
ｅｍｉｃｏｎｄｕｃｔｏｒ：ＯＳ）を半導体層に用いたトランジスタ（以下、ＯＳトラン
ジスタと呼ぶ）と、を組み合わせてデータの読み出しと書き込みを可能にした半導体装置
が注目されている（特許文献１参照）。
【０００５】
また、近年、扱われるデータ量の増大に伴って、より大きな記憶容量を有する半導体装
置が求められている。単位面積あたりの記憶容量を増加させるためには、メモリセルを積
層して形成することが有効である（特許文献２、３参照）。メモリセルを積層して設ける
ことにより、単位面積あたりの記憶容量をメモリセルの積層数に応じて増加させることが
できる。
【先行技術文献】
【特許文献】
【０００６】
特開２０１１－１１９６７４
特開２０１１－６６４１７
特開２０１６－２２５６１３
【発明の概要】
【発明が解決しようとする課題】
【０００７】
単位面積あたりの記憶容量の大きい半導体装置を提供することを課題の一とする。また
は、メモリセルを積層した新規な構造の半導体装置を提供することを課題の一とする。ま
たは、新規な構造の半導体装置の駆動方法を提供することを課題の一とする。または、生
産性の高い半導体装置を提供することを課題の一とする。
【０００８】
または、上記いずれかの半導体装置を有するモジュールを提供することを課題の一とす
る。または、上記いずれかの半導体装置、または該モジュールを有する電子機器を提供す
ることを課題の一とする。または、新規な半導体装置を提供することを課題の一とする。
または、新規なモジュールを提供することを課題の一とする。または、新規な電子機器を
提供することを課題の一とする。
【０００９】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１０】
本発明の一態様は、メモリセルを有する半導体装置であって、メモリセルは、第１の導
電体と、第１の導電体上の第１の絶縁体と、第１の絶縁体上の、第１の領域、第２の領域
、および第１の領域と第２の領域との間に配置された第３の領域を有する第１の酸化物と
、第１の酸化物上の第２の絶縁体と、第２の絶縁体上の第２の導電体と、第１の領域の側
面に接して配置された第３の絶縁体と、第１の領域の側面に、第３の絶縁体を介して配置
された第２の酸化物と、を有し、第１の領域は、第１の導電体と重畳する領域を有し、第
３の領域は、第２の導電体と重畳する領域を有し、第１の領域、および第２の領域は、第
３の領域よりも低抵抗である。
（【００１１】以降は省略されています）

関連特許