特許ウォッチ

公開番号2024159281
公報種別公開特許公報(A)
公開日2024-11-08
出願番号2023075163
出願日2023-04-28
発明の名称回路板、電子機器、及び回路板の製造方法
出願人キヤノン株式会社
代理人個人,個人,個人,個人
主分類H05K 1/18 20060101AFI20241031BHJP(他に分類されない電気技術)
要約【課題】プリント配線板における電源インピーダンス低減と装置の小型化を両立する回路板を提供する。
【解決手段】本開示に係る回路板は、配線板と、前記配線板の上に互いに積層された第1コンデンサ及び第2コンデンサと、を備え、前記第1コンデンサが前記第2コンデンサと前記配線板との間に設けられ、前記第2コンデンサの静電容量は、前記第1コンデンサの静電容量よりも大きい。
【選択図】図1
特許請求の範囲【請求項１】
配線板と、
前記配線板の上に互いに積層された第１コンデンサ及び第２コンデンサと、
を備え、
前記第１コンデンサが前記第２コンデンサと前記配線板との間に設けられ、
前記第２コンデンサの静電容量は、前記第１コンデンサの静電容量よりも大きい、
ことを特徴とする回路板。
続きを表示（約 1,100 文字）【請求項２】
前記配線板に搭載された半導体装置を備え、
前記配線板は、
前記半導体装置の第１端子に接続された第１電源配線と、
前記半導体装置の第２端子に接続された第２電源配線と、を有し、
前記第１コンデンサは、第１端子及び第２端子を有し、
前記第１コンデンサの前記第１端子が前記第１電源配線に接続されるとともに、前記第１コンデンサの前記第２端子が前記第２電源配線に接続される、
ことを特徴とする請求項１に記載の回路板。
【請求項３】
前記第１コンデンサ及び前記第２コンデンサは、前記半導体装置から５０ｍｍ以内に配置される、
ことを特徴とする請求項２に記載の回路板。
【請求項４】
前記第２コンデンサのサイズは、前記第１コンデンサのサイズよりも大きい、
ことを特徴とする請求項１に記載の回路板。
【請求項５】
前記半導体装置は、前記第１コンデンサが実装された実装面に実装されている、
ことを特徴とする請求項３に記載の回路板。
【請求項６】
前記第１コンデンサ及び前記第２コンデンサは、第１端子及び第２端子をそれぞれ有し、
前記第１コンデンサの前記第１端子は前記第２コンデンサの前記第１端子に接続され、前記第２コンデンサの前記第２端子は前記第２コンデンサの前記第２端子に接続されている、
ことを特徴とする請求項１に記載の回路板。
【請求項７】
前記第１コンデンサの前記第１端子は前記配線板の第１電源配線に接続され、前記第１コンデンサの前記第２端子は前記配線板の第２電源配線に接続されている、
ことを特徴とする請求項６に記載の回路板。
【請求項８】
前記第１コンデンサ及び前記第２コンデンサは積層セラミックコンデンサであり、
前記第１コンデンサ及び前記第２コンデンサのそれぞれの内部電極面は、前記配線板の実装面に対してそれぞれ交差して配置される、
ことを特徴とする請求項１に記載の回路板。
【請求項９】
前記第１コンデンサの前記内部電極面は、前記第２コンデンサの前記内部電極面に沿って配置される、
ことを特徴とする請求項８に記載の回路板。
【請求項１０】
前記第１コンデンサ及び前記第２コンデンサは積層セラミックコンデンサであり、
前記第１コンデンサ及び前記第２コンデンサのそれぞれの内部電極面は、前記配線板の実装面に沿って配置される、
ことを特徴とする請求項１に記載の回路板。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、回路板、電子機器、及び回路板の製造方法に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
回路板において、ノイズ対策が求められる。
【０００３】
特許文献１には、直流電源ラインの正ラインと負ラインの線間におけるスナバコンデンサとインバータとの間に、スナバコンデンサの静電容量よりも小さな静電容量のノイズ抑制コンデンサを備えることが開示されている。
【先行技術文献】
【特許文献】
【０００４】
特開２０１７－０４２０４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の構成では、小容量コンデンサ大容量コンデンサと間の配線の寄生インダクタンス成分の影響が生じやすい。
【０００６】
そこで、本開示は、回路板のノイズ対策に有利な技術を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本開示に係る回路板は、配線板と、前記配線板の上に互いに積層された第１コンデンサ及び第２コンデンサと、を備え、前記第１コンデンサが前記第２コンデンサと前記配線板との間に設けられ、前記第２コンデンサの静電容量は、前記第１コンデンサの静電容量よりも大きい、ことを特徴とする。
【発明の効果】
【０００８】
本開示によれば、回路板のノイズ対策に有利な技術が提供される。
【図面の簡単な説明】
【０００９】
第１の実施形態に係る回路板を示す斜視図である。
図１の回路板を示す側面図である。
図１に示す回路板との比較例１に係る回路板を示す斜視図である。
図１に示す回路板との比較例２に係る回路板を示す斜視図である。
図１に示す回路板との比較例３に係る回路板を示す斜視図である。
実施例１、比較例１及び比較例２の回路板における周波数と電源インピーダンスとの関係を示す図である。
実施例１、比較例１及び比較例３の回路板における周波数と電源インピーダンスとの関係を示す図である。
第２の実施形態に係る回路板を示す斜視図である。
実施例２の比較例４に係る回路板を示す側面図である。
実施例２及び比較例４の回路板における周波数と電源インピーダンスとの関係を示す図である。
第３の実施形態に係る回路板を示す斜視図である。
図１１に示す回路板との比較例４に係る回路板を示す側面図である。
第４の実施形態に係る回路板における複数のコンデンサの配置例（１）を示す側面図である。
第４の実施形態に係る回路板における複数のコンデンサの配置例（２）を示す側面図である。
第４の実施形態に係る回路板における複数のコンデンサの配置例（３）を示す側面図である。
第５実施形態に係る回路板の製造方法を説明するための図である。
第５実施形態に係る回路板の製造方法を説明するための図である。
【発明を実施するための形態】
【００１０】
近年、回路動作の高速化、電源電圧の低下に伴い、半導体装置の誤動作が増える傾向にある。プリント回路板の電源配線を介して伝搬してくる外来ノイズ、ならびに、半導体装置自体の動作によるいわゆる自己ノイズにより、半導体装置の電源電位が変動することが誤動作の要因となっている。半導体装置の製造メーカは、外来ノイズに対してはフェライトビーズ等の外部フィルタ、自己ノイズに対しては半導体装置の電源端子の近傍に小容量のコンデンサを配置する対策を推奨している。
（【００１１】以降は省略されています）

関連特許