特許ウォッチ

公開番号2024116689
公報種別公開特許公報(A)
公開日2024-08-28
出願番号2023022439
出願日2023-02-16
発明の名称複合電子部品
出願人TDK株式会社
代理人個人,個人
主分類H05K 3/46 20060101AFI20240821BHJP(他に分類されない電気技術)
要約【課題】絶縁層に電子部品が埋め込まれた構造を有する複合電子部品において、最表面に設けられる絶縁膜を用いて、導体パターンの信頼性を改善する。
【解決手段】ESD保護部品2が埋め込まれた絶縁層12と、絶縁層12に積層された配線構造体及びその表面S2を覆うソルダーレジスト32とを備える。ソルダーレジスト32は、導体パターン55の上面の一部の領域A1を除く外周領域A2を覆うとともに、導体パターン55の下面の外周領域A4と表面S2との間に設けられた隙間Bに埋め込まれている。
【選択図】図3
特許請求の範囲【請求項１】
第１の絶縁層と、
前記第１の絶縁層に埋め込まれた電子部品と、
互いに反対側に位置する第１及び第２の表面を有し、前記第１の表面と前記第１の絶縁層が向かい合うよう、前記第１の絶縁層に積層された配線構造体と、
前記第２の表面を覆う第２の絶縁層と、
を備え、
前記配線構造体は、前記第２の表面に設けられた導体パターンを有し、
前記第２の絶縁層は、前記導体パターンの上面の一部を除く外周領域を覆うとともに、前記導体パターンの下面の外周領域と前記第２の表面との間に設けられた隙間に埋め込まれている、
複合電子部品。
続きを表示（約 600 文字）【請求項２】
前記第２の絶縁層はソルダーレジストである、請求項１に記載の複合電子部品。
【請求項３】
前記第２の絶縁層で覆われる前記導体パターンの前記上面の前記外周領域の幅は、前記第２の絶縁層で覆われる前記導体パターンの前記下面の前記外周領域の幅よりも大きい、請求項１に記載の複合電子部品。
【請求項４】
前記配線構造体を構成する第３の絶縁層の熱膨張係数は、前記第１の絶縁層の熱膨張係数よりも小さい、請求項１に記載の複合電子部品。
【請求項５】
前記配線構造体は、前記導体パターンを有する第１の導体層と、前記第１の導体層と前記第１の絶縁層の間に位置する少なくとも一つの第２の導体層とを含み、
前記第１の導体層のパターン厚みは、前記第２の導体層のパターン厚みよりも大きい、請求項１に記載の複合電子部品。
【請求項６】
互いに反対側に位置する第３及び第４の表面を有する第４の絶縁層をさらに備え、
前記第１の絶縁層は、前記第３の表面と前記第１の絶縁層が向かい合うよう、前記配線構造体と前記第４の絶縁層の間に積層され、
前記第４の表面には、第３の導体層が形成され、
前記第２の表面と接する前記第１の導体層の表面粗さは、前記第４の表面と接する前記第３の導体層の表面粗さよりも小さい、請求項５に記載の複合電子部品。

発明の詳細な説明【技術分野】
【０００１】
本開示は複合電子部品に関し、特に、電子部品が埋め込まれた絶縁層と、絶縁層を覆う配線構造体とを備える複合電子部品に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
特許文献１には、絶縁層に電子部品が埋め込まれた構造を有するプリント配線板が開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１５－２２６０１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載のプリント配線板の最表面は、ソルダーレジストなどの絶縁膜で覆われている。
【０００５】
本開示においては、絶縁層に電子部品が埋め込まれた構造を有する複合電子部品において、最表面に設けられる絶縁層を用いて、導体パターンの信頼性を改善可能な技術について説明される。
【課題を解決するための手段】
【０００６】
本開示の一側面による複合電子部品は、第１の絶縁層と、第１の絶縁層に埋め込まれた電子部品と、互いに反対側に位置する第１及び第２の表面を有し、第１の表面と第１の絶縁層が向かい合うよう、第１の絶縁層に積層された配線構造体と、第２の表面を覆う第２の絶縁層とを備え、配線構造体は、第２の表面に設けられた導体パターンを有し、第２の絶縁層は、導体パターンの上面の一部を除く外周領域を覆うとともに、導体パターンの下面の外周領域と第２の表面との間に設けられた隙間に埋め込まれている。
【発明の効果】
【０００７】
本開示によれば、絶縁層に電子部品が埋め込まれた構造を有する複合電子部品において、最表面に設けられる絶縁層を用いて、導体パターンの信頼性を改善することができる。
【図面の簡単な説明】
【０００８】
図１は、本開示に係る技術の一実施形態による複合電子部品１の外観を示す略斜視図である。
図２は、複合電子部品１の略断面図である。
図３は、図２に示す領域Ａの拡大図である。
図４は、複合電子部品１の略分解斜視図である。
図５は、導体層Ｃ４に設けられた導体パターンの形状を示す略平面図である。
図６は、導体層Ｃ３に設けられた導体パターンの形状を示す略平面図である。
図７は、導体層Ｃ２に設けられた導体パターンの形状を示す略平面図である。
図８は、ＥＳＤ保護部品２が埋め込まれた層の略平面図である。
図９は、導体層Ｃ１に設けられた導体パターンの形状を示す略平面図である。
図１０は、導体層Ｃ０に設けられた導体パターンの形状を示す略平面図である。
図１１は、複合電子部品１の等価回路図である。
図１２は、複合電子部品１の製造方法を説明するためのプロセス図である。
図１３は、複合電子部品１の製造方法を説明するためのプロセス図である。
図１４は、複合電子部品１の製造方法を説明するためのプロセス図である。
図１５は、複合電子部品１の製造方法を説明するためのプロセス図である。
図１６は、複合電子部品１の製造方法を説明するためのプロセス図である。
図１７は、複合電子部品１の製造方法を説明するためのプロセス図である。
図１８は、複合電子部品１の製造方法を説明するためのプロセス図である。
図１９は、複合電子部品１の製造方法を説明するためのプロセス図である。
図２０は、複合電子部品１の製造方法を説明するためのプロセス図である。
図２１は、複合電子部品１の製造方法を説明するためのプロセス図である。
図２２は、複合電子部品１の製造方法を説明するためのプロセス図である。
図２３は、複合電子部品１の製造方法を説明するためのプロセス図である。
図２４は、複合電子部品１の変形例の略断面図である。
図２５（ａ），（ｂ）は、図２４に示す領域Ａの拡大図である。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照しながら、本開示に係る技術の実施形態について詳細に説明する。
【００１０】
図１は、本開示に係る技術の一実施形態による複合電子部品１の外観を示す略斜視図である。
（【００１１】以降は省略されています）

関連特許