特許ウォッチ

公開番号2024157287
公報種別公開特許公報(A)
公開日2024-11-07
出願番号2023071566
出願日2023-04-25
発明の名称パワー半導体素子の保護回路
出願人株式会社デンソー
代理人弁理士法人サトー
主分類H02M 1/00 20070101AFI20241030BHJP(電力の発電,変換,配電)
要約【課題】ソフト遮断回路とプリチャージ電源とで出力端子を共通化した構成においても、ソフト遮断回路を構成する半導体素子の大型化を抑制できるパワー半導体素子の保護回路を提供する。
【解決手段】保護回路23において、コンパレータ16,17は、それぞれIGBT1のコレクタ、エミッタ間の短絡、コレクタ、エミッタ間を流れる過電流を異常として検出する。ソフト遮断部7は、ロジック10Sが前記異常の検出を判定すると、IGBT1のゲートに充電されている電荷を、通常のオフ時よりも遅い速度で引き抜くように動作する。駆動IC2において、IGBT1のゲートとソフト遮断部7及びプリチャージ電源8とを接続する端子6は共通化されており、ロジック10は、ソフト遮断部7によるゲート電位を低下させる動作を開始する前に、プリチャージ電源8による電圧の供給を停止させる。
【選択図】図1
特許請求の範囲【請求項１】
パワー半導体素子（１）の導通端子間の短絡、若しくは前記導通端子間を流れる過電流の何れか一方又は双方を異常として検出する電流異常検出部（１６，１７）と、
前記異常の検出を判定すると、前記パワー半導体素子の導通制御端子に充電されている電荷を、通常のオフ時よりも遅い速度で引き抜くように動作するソフト遮断部（７、１０Ｓ）と、
前記短絡に対する保護のため、前記導通制御端子の電圧上昇を抑制するプリチャージ電源（８）と、を備え、
前記導通制御端子と、前記ソフト遮断部及び前記プリチャージ電源とを接続する端子（６）は共通化されており、
前記ソフト遮断部による前記導通制御端子の電圧を低下させる動作が完了する以前に、前記プリチャージ電源による電圧の供給を停止させる電源制御部（１０）を更に備えるパワー半導体素子の保護回路。
続きを表示（約 530 文字）【請求項２】
前記ソフト遮断部（１０Ｓ）は、前記電流異常検出部が異常を検出してから前記判定を行うまでに判定待機時間の経過待ちを行い、
前記電源制御部は、前記ソフト遮断部が動作を開始する前に、前記電圧の供給を停止させる請求項１記載のパワー半導体素子の保護回路。
【請求項３】
前記プリチャージ電源は、オペアンプ（１２）を備え、
前記電源制御部は、前記電圧の供給を停止させる際に、前記オペアンプの差動入力部に供給されているテール電流を遮断する請求項１記載のパワー半導体素子の保護回路。
【請求項４】
前記プリチャージ電源と前記導通制御端子との間に配置される常閉型のスイッチ（２７）を備え、
前記電源制御部は、前記電圧の供給を停止させる際に、前記スイッチを開く請求項１記載のパワー半導体素子の保護回路。
【請求項５】
前記導通制御端子と低電位基準点との間に接続される、ダイオード（３）及びコンデンサ（４）の直列回路を備え、
前記プリチャージ電源の出力端子は、前記ダイオードと前記コンデンサとの共通接続点に接続されている請求項１から４の何れか一項に記載のパワー半導体素子の保護回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、電力変換装置を構成するパワー半導体素子を保護する回路に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
パワー半導体素子を保護する構成として、例えば特許文献１，２に開示されているものがある。特許文献１では、パワー半導体素子に短絡が発生した際に、帰還容量によってゲートに電荷が注入されている状態でも、パワー半導体素子に流れる電流を速やかに遮断できるゲート電位変更回路を備えている。特許文献２では、パワー半導体素子のターンオフを通常時よりも遅い速度で行うためのソフト遮断回路と、ゲート電位制御回路としてのプリチャージ電源とで、ＩＣの出力端子を共通にしている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１４－６８０７１号公報
特開２０２１－１７６２５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の構成では、ゲート電位変更回路を備えることに伴い、そのための端子が別途必要になり、回路が大型化するという問題がある。また、特許文献２では、ソフト遮断回路とプリチャージ電源とで出力端子を共通化しているので、ソフト遮断動作時には、パワー半導体素子のゲート容量に充電されている電荷を放電させる電流と、プリチャージ電源からパワー半導体素子のゲートに流入する電流が重畳する状態になる。そのため、ソフト遮断回路を構成する半導体素子を大型化せざるを得ないという問題がある。
【０００５】
本発明は上記事情に鑑みてなされたものであり、その目的は、ソフト遮断回路とプリチャージ電源とで出力端子を共通化した構成においても、ソフト遮断回路を構成する半導体素子の大型化を抑制できるパワー半導体素子の保護回路を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１記載のパワー半導体素子の保護回路によれば、電流異常検出部（１６，１７）は、パワー半導体素子（１）の導通端子間の短絡、若しくは導通端子間を流れる過電流の何れか一方又は双方を異常として検出する。尚、パワー半導体素子とは、例えばインバータのような電力変換回路を構成する、比較的大きな電力をスイッチングするのに対応した半導体素子である。ソフト遮断部（７，１０Ｓ）は、前記異常の検出を判定すると、パワー半導体素子の導通制御端子に充電されている電荷を、通常のオフ時よりも遅い速度で引き抜くように動作する。
【０００７】
プリチャージ電源（８）は、前記短絡に対する保護のため導通制御端子の電圧上昇を抑制する。そして、導通制御端子と、ソフト遮断部及びプリチャージ電源とを接続する端子（６）は共通化されており、電源制御部（１０）は、ソフト遮断部による導通制御端子の電圧を低下させる動作が完了する以前に、プリチャージ電源による電圧の供給を停止させる。
【０００８】
このように構成すれば、ソフト遮断部が異常の検出を判定して、パワー半導体素子の導通制御端子より電荷を引き抜く動作を完了させるまでにプリチャージ電源による電圧の出力が停止するので、ソフト遮断部において、電荷を引き抜く経路を構成する回路素子の電力容量の増大をある程度抑制できる。したがって、保護回路を構成するコストの上昇を抑えることが可能になる。
【０００９】
請求項２記載のパワー半導体素子の保護回路によれば、ソフト遮断部（１０Ｓ）は、電流異常検出部が異常を検出してから前記判定を行うまでに判定待機時間の経過待ちを行う。これにより、電流異常検出部からの入力を受け付ける端子に、例えばノイズが重畳されたことによる誤判定を回避する。そして、電源制御部は、ソフト遮断部が動作を開始する前にプリチャージ電源による電圧の出力を停止させるので、ソフト遮断部を構成する回路素子の電力容量の増大を、より大きく抑制できる。
【００１０】
請求項３記載のパワー半導体素子の保護回路によれば、電源制御部は、プリチャージ電源による電圧の出力を停止させる際に、プリチャージ電源を構成しているオペアンプ（１２）の差動入力部に供給されているテール電流を遮断する。したがって、オペアンプの内部にテール電流を遮断するための構成を付加するだけで、プリチャージ電源の動作を停止させることが可能になる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許