特許ウォッチ

公開番号2024156647
公報種別公開特許公報(A)
公開日2024-11-06
出願番号2024070717
出願日2024-04-24
発明の名称ネットワークオンチップの合成中に物理的実装ガイダンスを生成するためのプロセス
出願人アルテリス・インコーポレイテッド,ARTERIS, INC.
代理人弁理士法人深見特許事務所
主分類G06F 30/392 20200101AFI20241029BHJP(計算;計数)
要約【課題】合成されたネットワークオンチップ(NoC)を、トポロジ合成結果と一致するようにNoCトポロジの物理的実装をガイドし、最終的な物理的設計におけるタイミング違反を低減するデータで増強するためのシステムおよび方法を提供する。
【解決手段】NoCは、合成NoCの物理的実装中に、物理的実装ガイダンスを生成し、パイプラインプレースホルダとしてリンクを挿入し、作成されたモジュール領域の最小セットがトポロジの特定のリンクに割り当てられる。各ルートは、新しいリンクと、物理経路に挿入された対応するモジュール領域と、を有する。
【選択図】図14
特許請求の範囲【請求項１】
合成された表現からのNoCの物理的生成をガイドするための方法であって、
前記NoCに対する少なくとも１つの制約パラメータをツールで受信することであって、前記少なくとも１つの制約パラメータは、少なくとも１つの物理的制約および少なくとも１つの性能制約を含む制約パラメータの群から選択される、受信することと、
前記ツールを使用して、前記NoCの物理的実装をガイドする情報を用いて、供給された性能基準を満たす、前記NoCに対する物理的フロアプランを増強することと、
前記物理的フロアプランを使用して、前記少なくとも１つの制約パラメータに基づいて前記物理的フロアプラン上のロケーションへの接続の前記物理的実装を制約することと
を含む、方法。
続きを表示（約 1,200 文字）【請求項２】
前記ツールを使用して、前記接続のゲートは、前記ゲートと前記ツールによって検出された前記接続との間のルーティング距離のリストと比較して、前記接続から最短のルーティング距離に向けられる、請求項１に記載の方法。
【請求項３】
前記ツールを使用して、論理的相互接続を複数の部分に分割することであって、それにより、前記論理的相互接続の前記複数の部分は前記ツールのサイズに合わせて較正される、分割することをさらに含む、請求項１に記載の方法。
【請求項４】
NoCの合成されたトポロジの物理的実装をガイドするための方法であって、
前記NoCに対する少なくとも１つのタイミング要件をツールで受信することと、
前記NoCに対する少なくとも１つの性能制約を前記ツールで受信することと、
前記ツールを使用して、前記物理的実装をガイドするための情報を用いて、性能基準を満たす、前記NoCに対する物理的フロアプランを増強することと、
前記物理的フロアプラン上に配置される第１のコンポーネントと第２のコンポーネントとの間の長さが前記少なくとも１つのタイミング要件を超えるかどうかを決定するように構成されたタイミング推定を実装することと、
前記少なくとも１つのタイミング要件を超えることに応答して、前記物理的フロアプランに少なくとも１つのリンクを挿入することと
を含む、方法。
【請求項５】
前記少なくとも１つのリンクは、ワイヤ遅延技術固有のパラメータを使用して挿入される、請求項４に記載の方法。
【請求項６】
前記ツールで、少なくとも１つのモジュール領域を作成することをさらに含み、前記NoCの前記少なくとも１つのリンクは、前記少なくとも１つのモジュール領域に割り当てられる、請求項４に記載の方法。
【請求項７】
前記第１のコンポーネントおよび前記第２のコンポーネントに対するエリア推定を受信することをさらに含む、請求項４に記載の方法。
【請求項８】
前記NoCの少なくとも１つのゲートが前記物理的フロアプランの少なくとも一部に配置可能であり得ることを識別するために、前記NoCの最適化において前記少なくとも１つのタイミング要件に対する均衡化を実行することをさらに含む、請求項７に記載の方法。
【請求項９】
前記NoCの少なくとも１つのゲートが前記物理的フロアプランの少なくとも一部に配置可能であり得ることを識別するために、前記NoCの最適化において前記少なくとも１つの性能制約に対する均衡化を実行することをさらに含む、請求項７に記載の方法。
【請求項１０】
前記NoCに対する電力要件を受信することをさらに含む、請求項４に記載の方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
技術分野
本技術は、電子システム設計の分野にあり、より具体的には、ネットワークオンチップ（NoC：network-on-chip）の生成中の物理的実装ガイダンスに関する。
続きを表示（約 4,400 文字）【背景技術】
【０００２】
背景
マルチプロセッサシステムは、NoCを介して通信するシステムオンチップ（SoC：system-on-chip）において実装されている。SoCは、イニシエータ知的財産（IP：intellectual property）およびターゲットIPのインスタンスを含む。パケットの形態のトランザクションは、業界標準プロトコルを使用してイニシエータから１つまたは複数のターゲットに送信される。NoCに接続されたイニシエータは、ターゲットを選択するためにアドレスを使用して、ターゲットに要求トランザクションを送信する。NoCは、アドレスを復号し、イニシエータからターゲットへ要求をトランスポートする。ターゲットはトランザクションをハンドリングして応答トランザクションを送信し、それはNoCによってイニシエータにトランスポートして返される。
【０００３】
ソースと宛先との間の接続性およびレイテンシ、様々な要素の周波数、NoCロジックおよびそれに関連付けられたルーティング（ワイヤリング）に利用可能な最大面積、ソースと宛先との間の最小スループット、NoCに対する電力消費要件、NoCにアタッチされた要素のフロアプラン上の位置などの性能要件の所与のセットについて、最小量のロジックおよびワイヤですべての要件を満たす最適なNoCを作成することは複雑なタスクである。これは通常、この最適なNoCを作成するためのチップ技術者またはチップ設計者の仕事であり、これは困難で時間のかかるタスクである。これは困難な課題であることに加えて、NoCの設計は、チップフロアプランの変更、IPコンポーネントの追加もしくは削除、または期待される性能の変更など、要件の１つが変更されるたびに改訂される。結果として、このタスクは、チップの設計時間にわたって頻繁に再実行される必要がある。このプロセスは時間がかかり、制作遅延をもたらす。したがって、必要とされるのは、要件として列挙された制約のセットおよび入力のセットからNoCを効率的に生成するためのシステムおよび方法である。システムは、そのすべての要素がチップのフロアプラン上に配置されたNoCを制作する必要がある。
【０００４】
NoCを作成する際の現在の技術的問題は、物理的なフロアプラン情報が入手できないことである。例えば、２つのコンポーネントが、隣接する構成でネットワークに論理的にプラグインされているか、または論理的に互いに隣接している場合、それらは、２つのコンポーネント間の通信を実装するために単一のスイッチを介することがある。しかしながら、物理的なフロアプランでは、２つのコンポーネントは互いに遠く離れていてもよい。その結果、NoCが実際のフロアプランの本体に実装されていると、タイミング要件を満たすことが困難であり、および／または不可能でさえあり得る。タイミング要件は下流のツールに渡される。タイミング要件は、例えば、コンポーネントAとコンポーネントBとの間のパラメータを示す。例えば、コンポーネントAとコンポーネントBとの間のタイミングは、ある範囲内の値でなければならない。コンポーネントAからコンポーネントBまで測定された値がタイミング要件の値の範囲を超える場合、コンポーネントAがコンポーネントBから遠すぎるとき、時間要件を満たすように試みると、通常時よりも長く作業するときに下流のツールが酷使されることが現在知られているので、本質的に満たすことができない。したがって、すべてのタイミング、電力、面積、および輻輳の設計制約を満たしながら、下流のツールが首尾よく実装できるNoCを作成することがより望ましいであろう。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
概要
本発明の様々な実施形態および態様によれば、NoCの合成中に実装ガイダンスを生成するためのプロセスが記載される。入力を有する制約およびステップを使用してNoCを生成して、そのすべての要素を有するNoCを制作または生成するシステムおよび方法が開示される。NoCの要素は、チップのフロアプラン上に配置される。本発明の利点は、設計プロセスおよびチップ技術者または設計者の作業の単純化である。さらに、技術的解決策は、物理的なフロアプランの指示を有することにより、限定されないが、距離パイプコンポーネントの追加などのメカニズムを自動化することが、現在の技術と比較してより容易になるように、NoCを作成することを可能にする技術的効果を提供する。
【課題を解決するための手段】
【０００６】
一実施形態では、合成されたNoCを作成することは、下流のツールに実装されるときにNoCに対する仕様で供給された性能基準をNoCが満たすことを保証するための情報でNoCを増強し、第１のコンポーネントが第２のコンポーネントからどれだけ離れているかを決定するためのタイミング推定を実装され得るように、フロアプランの指示を提供するように構成される。タイミング推定は、例えば、NoCの第１のコンポーネントがNoCの第２のコンポーネントから離れすぎており、タイミング要件を超えていることを示すデータを提供してもよい。タイミング要件の超過の結果として、少なくとも１つの距離パイプラインまたはリンクをフロアプランに挿入してもよい。フロアプランへの距離パイプの追加は、タイミング要件を超えるNoCの２つのコンポーネントに関連付けられた問題の多くを解決する。しかしながら、NoCのフロアプランへの距離パイプの追加は、データが距離パイプを通過するためのクロックサイクルを追加するという点で、レイテンシの追加に寄与する。同時に距離パイプを追加し、できるだけ距離パイプを必要としないNoCトポロジを作成することがより望ましい。結果として、全体的な性能、帯域幅、およびレイテンシは、フロアプランの制約を考慮して最適化され得る。
【図面の簡単な説明】
【０００７】
NoCを生成する様々な要素を含むNoCの論理図である。
ネットワークのフロアプランに要素を配置したNoCを示す図である。
本発明の様々な態様および実施形態による制約のセットに基づいてNoC記述を生成するための方法を示す図である。
本発明の様々な態様および実施形態によるNoC合成ツールのブロック図である。
本発明の様々な態様および実施形態による閉塞エリアおよびNoCとのインターフェースの位置を有するチップのフロアプランのグラフィック図である。
本発明の様々な態様および実施形態によるNoCの接続性テーブルを示す図である。
本発明の様々な態様および実施形態による読み出しおよび書き込みトランザクションのスループット定義を有するシナリオテーブルを示す図である。
本発明の様々な態様および実施形態による３つのトラフィッククラスを有するネットワークの作成を示す図である。
本発明の様々な態様および実施形態によるマージャおよびスプリッタを用いた図６のネットワークの分解を示す図である。
本発明の様々な態様および実施形態による図６のネットワークの１つのイニシエータのフロアプランにおけるロードマップを示す図である。
本発明の様々な態様および実施形態による図６のネットワークの１つのターゲットのフロアプランにおけるロードマップを示す図である。
本発明の様々な態様および実施形態による図８のロードマップに沿って物理的に分散されたスプリッタのカスケードへのメインノードスプリッタの分解を示す図である。
本発明の様々な態様および実施形態による図９のロードマップに沿って物理的に分散されたマージャのカスケードへのメインノードマージャの分解を示す図である。
本発明の様々な態様および実施形態による近接してマージされた２つのノードの一例を示す図である。
物理的実装のための潜在的ガイダンスを示すデータを用いて合成NoCを作成するための方法を示すフローチャートである。
物理的実装のための潜在的ガイダンスを示すデータを用いて合成NoCを作成するための代替的な方法を示すフローチャートである。
本発明の様々な態様によるチップのトポロジを合成するための図１４の方法のフローチャートである。
本発明の様々な態様によるチップのトポロジを合成するための図１５Ａのプロセスのダイヤグラムの例示図である。
【発明を実施するための形態】
【０００８】
詳細な説明
以下では、本発明の様々な態様および実施形態を例示する本技術の様々な例について説明する。一般に、例は、記載された態様を任意の組合せで使用することができる。原理、態様、および実施形態、ならびにそれらの特定の例を列挙する本明細書のすべての記述は、それらの構造的および機能的等価物の両方を包含することを意図している。さらに、そのような等価物は、現在知られている等価物および将来開発される等価物の両方、すなわち、構造にかかわらず同じ機能を実行する開発された任意の要素を含むことが意図される。
【０００９】
本明細書で使用される場合、単数形「a」、「an」、および「the」は、文脈が明らかにそうでないことを指示しない限り、複数の指示対象を含むことに留意されたい。本明細書を通して、「一態様」、「態様」、「特定の態様」、「様々な態様」、または同様の文言への言及は、任意の実施形態に関連して説明される特定の態様、特徴、構造、または特性が本発明の少なくとも１つの実施形態に含まれることを意味する。
【００１０】
本明細書全体を通して、「一実施形態では」、「少なくとも１つの実施形態では」、「実施形態では」、「特定の実施形態では」、および類似の文言の出現は、必ずしもそうとは限らないが、すべて同じ実施形態または類似の実施形態を指し得る。さらに、本明細書に記載された本発明の態様および実施形態は単なる例示であり、当業者によって理解される本発明の範囲または精神を限定するものとして解釈されるべきではない。開示された発明は、本明細書に記載された任意の新規な態様を含む任意の実施形態において効果的に作成または使用される。本発明の原理、態様、および実施形態を列挙する本明細書のすべての記述は、その構造的および機能的等価物の両方を包含することを意図している。そのような等価物は、現在知られている等価物および将来開発される等価物の両方を含むことが意図される。
（【００１１】以降は省略されています）

関連特許