特許ウォッチ

公開番号2024135299
公報種別公開特許公報(A)
公開日2024-10-04
出願番号2023045920
出願日2023-03-22
発明の名称ブリッジ回路のドライバ回路、それを用いたモータ駆動装置、電子機器
出願人ローム株式会社
代理人個人,個人
主分類H03K 17/16 20060101AFI20240927BHJP(基本電子回路)
要約【課題】プリドライバにおける貫通電流を防止し、かつ誤動作を防止する。
【解決手段】第1オフセンサ412は、第1トランジスタM1のゲートソース間電圧V_gs1が所定のしきい値レベルV_th1より小さいときに第1オフ検出信号Soff1をアサートする。第2オフセンサ414は、第2トランジスタM2のゲートソース間電圧が所定のしきい値レベルV_th2より小さいときに第2オフ検出信号Soff2をアサートする。第1ラッチ416、第2ラッチ418は、第1オフ検出信号Soff1、第2オフ検出信号Soff2のアサートをラッチする。第1制御回路420は、ハイサイドトランジスタMHのオン、オフを指示するハイサイド制御信号HCTRL、第1ラッチ416の出力Slatch1、第2ラッチ418の出力Slatch2を受け、第1トランジスタM1のゲート信号V_G1および第2トランジスタM2のゲート信号V_G2を生成する。
【選択図】図2
特許請求の範囲【請求項１】
Ｎチャンネルのハイサイドトランジスタを駆動するドライバ回路であって、
前記ハイサイドトランジスタのオン、オフを指示するハイサイド制御信号に応じて、前記ハイサイドトランジスタを駆動するハイサイドプリドライバを備え、
前記ハイサイドプリドライバは、
ドレインが前記ハイサイドトランジスタのゲートと接続されたＰチャンネルの第１トランジスタと、
ドレインが前記ハイサイドトランジスタのゲートと接続されたＮチャンネルの第２トランジスタと、
前記第１トランジスタのゲートソース間電圧が所定のしきい値レベルより小さいときにアサートされる第１オフ検出信号を生成する第１オフセンサと、
前記第２トランジスタのゲートソース間電圧が所定のしきい値レベルより小さいときにアサートされる第２オフ検出信号を生成する第２オフセンサと、
前記第１オフ検出信号のアサートをラッチする第１ラッチと、
前記第２オフ検出信号のアサートをラッチする第２ラッチと、
前記ハイサイド制御信号、前記第１ラッチの出力、前記第２ラッチの出力を受け、前記第１トランジスタのゲート信号および前記第２トランジスタのゲート信号を生成する第１制御回路と、
を含む、ドライバ回路。
続きを表示（約 2,000 文字）【請求項２】
前記第１ラッチは、前記ハイサイド制御信号に応じてリセットされ、
前記第２ラッチは、前記ハイサイド制御信号の反転信号に応じてリセットされる、請求項１に記載のドライバ回路。
【請求項３】
前記第１ラッチおよび前記第２ラッチはＳＲラッチである、請求項１または２に記載のドライバ回路。
【請求項４】
前記ＳＲラッチは、
セット入力ノード、リセット入力ノードおよび出力ノードと、
第１入力が前記出力ノードと接続され、第２入力が前記セット入力ノードと接続されたＯＲゲートと、
第１入力が前記ＯＲゲートの出力と接続され、第２入力が前記リセット入力ノードと接続されたＡＮＤゲートと、
を含む、請求項３に記載のドライバ回路。
【請求項５】
前記ドライバ回路は、前記ハイサイドトランジスタとともにブリッジ回路を形成するＮチャンネルのローサイドトランジスタをさらに駆動するように構成され、
前記ローサイドトランジスタのオン、オフを指示するローサイド制御信号に応じて、前記ローサイドトランジスタを駆動するローサイドプリドライバをさらに備え、
前記ローサイドプリドライバは、
ドレインが前記ローサイドトランジスタのゲートと接続されたＰチャンネルの第３トランジスタと、
ドレインが前記ローサイドトランジスタのゲートと接続されたＮチャンネルの第４トランジスタと、
前記第３トランジスタのゲートソース間電圧が所定のしきい値レベルより小さいときにアサートされる第３オフ検出信号を生成する第３オフセンサと、
前記第４トランジスタのゲートソース間電圧が所定のしきい値レベルより小さいときにアサートされる第４オフ検出信号を生成する第４オフセンサと、
前記第３オフ検出信号のアサートをラッチする第３ラッチと、
前記第４オフ検出信号のアサートをラッチする第４ラッチと、
前記ローサイド制御信号、前記第３ラッチの出力、前記第４ラッチの出力を受け、前記第３トランジスタのゲート信号および前記第４トランジスタのゲート信号を生成する第２制御回路と、
を含む、請求項１または２に記載のドライバ回路。
【請求項６】
Ｎチャンネルのローサイドトランジスタを駆動するドライバ回路であって、
前記ローサイドトランジスタのオン、オフを指示するローサイド制御信号に応じて、前記ローサイドトランジスタを駆動するローサイドプリドライバを備え、
前記ローサイドプリドライバは、
ドレインが前記ローサイドトランジスタのゲートと接続されたＰチャンネルの第３トランジスタと、
ドレインが前記ローサイドトランジスタのゲートと接続されたＮチャンネルの第４トランジスタと、
前記第３トランジスタのゲートソース間電圧が所定のしきい値レベルより小さいときにアサートされる第３オフ検出信号を生成する第３オフセンサと、
前記第４トランジスタのゲートソース間電圧が所定のしきい値レベルより小さいときにアサートされる第４オフ検出信号を生成する第４オフセンサと、
前記第３オフ検出信号のアサートをラッチする第３ラッチと、
前記第４オフ検出信号のアサートをラッチする第４ラッチと、
前記ローサイド制御信号、前記第３ラッチの出力、前記第４ラッチの出力を受け、前記第３トランジスタのゲート信号および前記第４トランジスタのゲート信号を生成する第２制御回路と、
を含む、ドライバ回路。
【請求項７】
前記第３ラッチは、前記ローサイド制御信号に応じてリセットされ、
前記第４ラッチは、前記ローサイド制御信号の反転信号に応じてリセットされる、請求項６に記載のドライバ回路。
【請求項８】
前記第３ラッチおよび前記第４ラッチはＳＲラッチである、請求項６または７に記載のドライバ回路。
【請求項９】
前記ＳＲラッチは、
セット入力ノード、リセット入力ノードおよび出力ノードと、
第１入力が前記出力ノードと接続され、第２入力が前記セット入力ノードと接続されたＯＲゲートと、
第１入力が前記ＯＲゲートの出力と接続され、第２入力が前記リセット入力ノードと接続されたＡＮＤゲートと、
を含む、請求項８に記載のドライバ回路。
【請求項１０】
ハイサイドトランジスタおよびローサイドトランジスタを含むブリッジ回路と、
前記ブリッジ回路の前記ハイサイドトランジスタおよび前記ローサイドトランジスタの少なくとも一方を駆動する請求項１，２，６のいずれかに記載のドライバ回路と、
を備える、モータ駆動装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、ブリッジ回路のドライバ回路に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
モータドライバ回路やＤＣ／ＤＣコンバータ、電力変換装置などにおいて、パワートランジスタを用いたハーフブリッジ回路、Ｈブリッジ回路、三相ブリッジ回路（以下、ブリッジ回路と総称する）が多用されている。
【０００３】
ブリッジ回路は、電源端子と接地端子の間に直列に設けられた上アームおよび下アームを備える。上アームは、並列に接続されるハイサイドトランジスタおよびフライホイルダイオードを含む。下アームは、並列に接続されるローサイドトランジスタおよびフライホイルダイオードを含む。
【０００４】
ブリッジ回路は、ドライバ回路によって制御され、ハイサイドトランジスタがオン、ローサイドトランジスタがオフであるハイ出力状態、ハイサイドトランジスタがオフ、ローサイドトランジスタがオンであるロー出力状態が切替可能である。ハイ出力状態とロー出力状態の間で遷移する際に、ハイサイドトランジスタとローサイドトランジスタが同時にオンすると、好ましくない貫通電流が流れる。これを防止するために、ブリッジ回路は、ハイ出力状態とロー出力状態の間の遷移に際して、ハイサイドトランジスタとローサイドトランジスタが両方オフとなるハイインピーダンス状態を経由させる。このブリッジ回路がハイインピーダンス状態となる期間をデッドタイムと称する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ドライバ回路は、ハイサイドトランジスタを駆動するプリドライバと、ローサイドトランジスタを駆動するプリドライバと、を備える。プリドライバは、駆動対象のパワートランジスタ（ハイサイドトランジスタまたはローサイドトランジスタ）に接続されるＰＭＯＳトランジスタおよびＮＭＯＳトランジスタを備える。このような構成において、ＰＭＯＳトランジスタとＮＭＯＳトランジスタが同時にオンすると、貫通電流が流れる。
【０００６】
本開示は係る課題に鑑みてなされたものあり、そのある態様の例示的な目的のひとつは、プリドライバにおける貫通電流を防止し、かつ誤動作を防止可能なドライバ回路の提供にある。
【課題を解決するための手段】
【０００７】
本開示のある態様は、Ｎチャンネルのハイサイドトランジスタを駆動するドライバ回路に関する。ドライバ回路は、ハイサイドトランジスタのオン、オフを指示するハイサイド制御信号に応じて、ハイサイドトランジスタを駆動するハイサイドプリドライバを備える。ハイサイドプリドライバは、ドレインがハイサイドトランジスタのゲートと接続されたＰチャンネルの第１トランジスタと、ドレインがハイサイドトランジスタのゲートと接続されたＮチャンネルの第２トランジスタと、第１トランジスタのゲートソース間電圧が所定のしきい値レベルより小さいときにアサートされる第１オフ検出信号を生成する第１オフセンサと、第２トランジスタのゲートソース間電圧が所定のしきい値レベルより小さいときにアサートされる第２オフ検出信号を生成する第２オフセンサと、第１オフ検出信号のアサートをラッチする第１ラッチと、第２オフ検出信号のアサートをラッチする第２ラッチと、ハイサイド制御信号、第１ラッチの出力、第２ラッチの出力を受け、第１トランジスタのゲート信号および第２トランジスタのゲート信号を生成する第１制御回路と、を含む。
【０００８】
本開示の別の態様は、Ｎチャンネルのローサイドトランジスタを駆動するドライバ回路に関する。ドライバ回路は、ローサイドトランジスタのオン、オフを指示するローサイド制御信号に応じて、ローサイドトランジスタを駆動するローサイドプリドライバを備える。ローサイドプリドライバは、ドレインがローサイドトランジスタのゲートと接続されたＰチャンネルの第３トランジスタと、ドレインがローサイドトランジスタのゲートと接続されたＮチャンネルの第４トランジスタと、第３トランジスタのゲートソース間電圧が所定のしきい値レベルより小さいときにアサートされる第３オフ検出信号を生成する第３オフセンサと、第４トランジスタのゲートソース間電圧が所定のしきい値レベルより小さいときにアサートされる第４オフ検出信号を生成する第４オフセンサと、第３オフ検出信号のアサートをラッチする第３ラッチと、第４オフ検出信号のアサートをラッチする第４ラッチと、ローサイド制御信号、第３ラッチの出力、第４ラッチの出力を受け、第３トランジスタのゲート信号および第４トランジスタのゲート信号を生成する第２制御回路と、を含む。
【０００９】
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１０】
本開示のある態様によれば、誤動作を抑制しつつ、プリドライバにおける貫通電流を防止できる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許