特許ウォッチ

公開番号2024133836
公報種別公開特許公報(A)
公開日2024-10-03
出願番号2023043819
出願日2023-03-20
発明の名称半導体装置及び半導体記憶装置
出願人キオクシア株式会社
代理人個人,個人,個人
主分類H10B 12/00 20230101AFI20240926BHJP()
要約【課題】しきい値電圧を高くする。
【解決手段】半導体装置は、絶縁層の中に形成され、上下方向に延びる酸化物半導体と、酸化物半導体の上端に接する第1電極と、酸化物半導体の下端に接する第2電極と、絶縁膜を介して酸化物半導体の一部を包囲するゲート電極とを備え、酸化物半導体は、上端及びその下方の第1端を含む第1部分と、第1部分の下方に位置し、第2端及びその下方の第3端を含む第2部分と、第1部分と第2部分とを接続する第3部分と、を含み、上下方向に沿って延在し、かつ、酸化物半導体の延伸軸を含む断面において、上下方向と垂直な方向の幅は、上端において第1値であり、第1端において第1値以下の第2値であり、第2端において第2値より小さい第3値であり、第3端において第3値以下の第4値であり、第3部分では、断面において、上端からの距離の増加量に対する幅の減少割合が、第1部分の減少割合及び第2部分の減少割合より大きい。
【選択図】図3
特許請求の範囲【請求項１】
絶縁層と、
前記絶縁層の中に形成され、上下方向に延びる酸化物半導体と、
前記酸化物半導体の上端に接する第１電極と、
前記酸化物半導体の下端に接する第２電極と、
前記絶縁層の中に形成され、絶縁膜を介して前記酸化物半導体の一部を包囲するゲート電極と、を備え、
前記酸化物半導体は、
前記上端及びこの上端の下方の第１端を含む第１部分と、
この第１部分の下方に位置し、第２端及びこの第２端の下方の第３端を含む第２部分と、
前記第１部分と前記第２部分とを接続する第３部分と、を含み、
前記上下方向に沿って延在し、かつ、前記酸化物半導体の延伸軸を含む断面において、前記上下方向と垂直な方向の幅は、前記上端において第１値であり、前記第１端において前記第１値以下の第２値であり、前記第２端において前記第２値より小さい第３値であり、前記第３端において前記第３値以下の第４値であり、
前記第３部分では、前記断面において、前記上端からの距離の増加量に対する前記幅の減少割合が、前記第１部分の前記減少割合及び前記第２部分の前記減少割合より大きい、
半導体装置。
続きを表示（約 740 文字）【請求項２】
前記第３部分は、下方に向いた第１段差面を有する、
請求項１に記載の半導体装置。
【請求項３】
前記第１段差面は、下方から見たときに環状に形成されている、
請求項２に記載の半導体装置。
【請求項４】
前記第３部分は、下方に向かって先細り形状を有する、
請求項１に記載の半導体装置。
【請求項５】
前記第２値と前記第３値との差は、２ｎｍ以上である、
請求項１に記載の半導体装置。
【請求項６】
前記酸化物半導体は、
前記第２部分の下方に位置し、前記下端とこの下端の上方の第４端とを含む第４部分と、
前記第２部分と前記第４部分とを接続する第５部分と、を含み、
前記断面において、前記幅は、前記第４端において前記第４値より大きい第５値であり、前記下端において前記第５値以下の第６値であり、
前記第５部分では、前記断面において、前記上端からの距離の増加に対して前記幅が増加する、
請求項１に記載の半導体装置。
【請求項７】
前記第５部分は、上方に向いた第２段差面を有する、
請求項６に記載の半導体装置。
【請求項８】
前記第２段差面は、上方から見たときに環状に形成されている、
請求項７に記載の半導体装置。
【請求項９】
前記第５部分は、上方に向かって先細り形状を有する、
請求項６に記載の半導体装置。
【請求項１０】
前記第５値と前記第４値との差は、２ｎｍ以上である、
請求項６に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本実施形態は、半導体装置及び半導体記憶装置に関する。
続きを表示（約 3,200 文字）【背景技術】
【０００２】
半導体素子の中には、酸化物半導体によって形成されたものがある。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開ＵＳ２０２２／００８５２１２号明細書
米国特許出願公開ＵＳ２０１０／０１８１６１４号明細書
米国特許出願公開ＵＳ２０１０／０１４０６７１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の酸化物半導体では、ドナーである酸素欠損の濃度が高いことが多い。このため、酸化物半導体を電界効果トランジスタのチャネルに用いる場合、しきい値電圧が負となり、ノーマリーオンの特性になる。
【０００５】
本開示は、しきい値電圧を高くすることが可能な半導体装置及び半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示に係る半導体装置は、絶縁層と、前記絶縁層の中に形成され、上下方向に延びる酸化物半導体と、前記酸化物半導体の上端に接する第１電極と、前記酸化物半導体の下端に接する第２電極と、前記絶縁層の中に形成され、絶縁膜を介して前記酸化物半導体の一部を包囲するゲート電極と、を備え、前記酸化物半導体は、前記上端及びこの上端の下方の第１端を含む第１部分と、この第１部分の下方に位置し、第２端及びこの第２端の下方の第３端を含む第２部分と、前記第１部分と前記第２部分とを接続する第３部分と、を含み、前記上下方向に沿って延在し、かつ、前記酸化物半導体の延伸軸を含む断面において、前記上下方向と垂直な方向の幅は、前記上端において第１値であり、前記第１端において前記第１値以下の第２値であり、前記第２端において前記第２値より小さい第３値であり、前記第３端において前記第３値以下の第４値であり、前記第３部分では、前記断面において、前記上端からの距離の増加量に対する前記幅の減少割合が、前記第１部分の前記減少割合及び前記第２部分の前記減少割合より大きい。
【０００７】
本開示に係る半導体記憶装置は、前記半導体装置と、前記第１電極又は前記第２電極に接続される第１キャパシタ電極と、前記第１キャパシタ電極と対向する第２キャパシタ電極と、前記第１キャパシタ電極と前記第２キャパシタ電極との間に設けられる誘電膜と、を備える。
【図面の簡単な説明】
【０００８】
第１実施形態に係るメモリセルアレイの回路構成例を説明するための回路図である。
第１実施形態に係る半導体記憶装置の構造例を説明するための断面模式図であり、ＹＺ面に平行な断面の一部を示す。
第１実施形態に係る半導体装置を説明するための断面模式図であり、酸化物半導体層の延伸軸を含む断面を示す。
第１実施形態に係る半導体装置を説明するための断面模式図であり、ＸＹ面に平行な断面を示す。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る酸化物半導体層の表面に流れるオン電流Ｉｏｎのくびれ量に対する変化を示す図である。
第１実施形態に係る電界効果トランジスタのしきい値電圧のくびれ量に対する変化を示す図である。
第２実施形態に係る半導体装置を説明するための断面模式図であり、酸化物半導体層の延伸軸を含む断面を示す。
第２実施形態に係る半導体装置の製造プロセスを示す模式図である。
第２実施形態に係る半導体装置の製造プロセスを示す模式図である。
第２実施形態に係る半導体装置の製造プロセスを示す模式図である。
第２実施形態に係る半導体装置の製造プロセスを示す模式図である。
第２実施形態に係る半導体装置の製造プロセスを示す模式図である。
第２実施形態に係る半導体装置の製造プロセスを示す模式図である。
第２実施形態に係る半導体装置の製造プロセスを示す模式図である。
第２実施形態に係る半導体装置の製造プロセスを示す模式図である。
第２実施形態に係る半導体装置の製造プロセスを示す模式図である。
第２実施形態に係る半導体装置の製造プロセスを示す模式図である。
第２実施形態に係る半導体装置の製造プロセスを示す模式図である。
第２実施形態に係る半導体装置の製造プロセスを示す模式図である。
第１実施形態に係る半導体装置の変形例を説明するための断面模式図であり、酸化物半導体層の延伸軸を含む断面を示す。
第１実施形態に係る半導体装置の変形例を説明するための断面模式図であり、酸化物半導体層の延伸軸を含む断面を示す。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照しながら本実施形態について説明する。説明の理解を容易にするため、各図面において同一の構成要素に対しては可能な限り同一の符号を付して、重複する説明は省略する。
【００１０】
［第１実施形態］
第１実施形態に係る半導体記憶装置の構成について説明する。各図面には、Ｘ軸、Ｙ軸及びＺ軸を示すことがある。Ｘ軸、Ｙ軸及びＺ軸は、右手系の３次元の直交座標を形成する。以下、Ｘ軸の矢印方向をＸ軸＋方向、矢印とは逆方向をＸ軸－方向と呼ぶことがあり、その他の軸についても同様である。なお、Ｚ軸＋方向及びＺ軸－方向を、それぞれ「上方」及び「下方」と呼ぶこともある。また、Ｘ軸、Ｙ軸又はＺ軸にそれぞれ直交する面を、ＹＺ面、ＺＸ面又はＸＹ面と呼ぶことがある。また、Ｚ軸方向を「上下方向」と呼ぶことがある。「上方」、「下方」及び「上下方向」は、あくまで図面内での相対的位置関係を示す用語であり、鉛直方向を基準とした向きを定める用語ではない。
（【００１１】以降は省略されています）

関連特許