特許ウォッチ

公開番号2024131303
公報種別公開特許公報(A)
公開日2024-09-30
出願番号2023041497
出願日2023-03-16
発明の名称半導体記憶装置及びその製造方法
出願人キオクシア株式会社
代理人個人,個人,個人
主分類H10B 43/20 20230101AFI20240920BHJP()
要約【課題】高信頼性を有する半導体記憶装置を提供する。
【解決手段】実施形態の半導体記憶装置は、膜密度が2.3g/cm³以上である複数の酸化シリコン層と、複数の導電層と、が第1方向に交互に一層ずつ積層された積層膜と、積層膜を第1方向に貫通し、複数のメモリセルが設けられるメモリピラーと、を備える。
【選択図】図3
特許請求の範囲【請求項１】
膜密度が２．３ｇ／ｃｍ
３
以上である複数の酸化シリコン層と、複数の導電層と、が第１方向に交互に一層ずつ積層された積層膜と、
前記積層膜を前記第１方向に貫通し、複数のメモリセルが設けられるメモリピラーと、
を備える半導体記憶装置。
続きを表示（約 860 文字）【請求項２】
前記第１方向における前記複数の酸化シリコン層の膜厚は、１０ｎｍ以上である、
請求項１記載の半導体記憶装置。
【請求項３】
前記複数の酸化シリコン層の水素濃度は、１×１０
２０
ａｔｏｍｓ／ｃｍ
３
以下である、
請求項１記載の半導体記憶装置。
【請求項４】
前記複数の導電層と前記メモリピラーの間にそれぞれ設けられ、シリコン酸窒化物を含む複数の第３層と、
をさらに備える請求項１記載の半導体記憶装置。
【請求項５】
シリコンを含む複数の第１層と、窒化シリコンを含む複数の第２層と、が第１方向に交互に一層ずつ積層された積層膜を形成し、
前記積層膜を貫通し前記第１方向に延びる開口部を形成し、
前記複数の第１層の酸化を行うことにより、前記複数の第２層の間のそれぞれに、複数の酸化シリコン層を形成する、
半導体記憶装置の製造方法。
【請求項６】
前記酸化は、ウェット酸化である、
請求項５記載の半導体記憶装置の製造方法。
【請求項７】
前記ウェット酸化は、水素ガスと酸素ガスにより行われる、
請求項６記載の半導体記憶装置の製造方法。
【請求項８】
前記ウェット酸化が行われる際の、前記半導体記憶装置が製造される反応室内の、水蒸気（Ｈ
２
Ｏ）の分圧は、大気圧より大きく２５気圧以下である、
請求項６記載の半導体記憶装置の製造方法。
【請求項９】
前記ウェット酸化が行われる時間は、１０分以上１時間以下である、
請求項６記載の半導体記憶装置の製造方法。
【請求項１０】
前記複数の酸化シリコン層の膜密度は、２．３ｇ／ｃｍ
３
以上である、
請求項５記載の半導体記憶装置の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体記憶装置及びその製造方法に関する。
続きを表示（約 1,200 文字）【背景技術】
【０００２】
大容量の不揮発性メモリが開発されている。この大容量の不揮発性メモリは、低電圧・低電流動作、高速スイッチング、メモリセルの微細化・高集積化が可能である。
【０００３】
大容量の不揮発性メモリが備えるメモリセルアレイには、ビット線及びワード線と呼ばれる金属配線が多数配列されている。セルに接続されたビット線とワード線に電圧を印加し、ビット線とワード線に対応した１つのメモリセルにデータが書き込まれる。かかるワード線となる導電層と絶縁層とを交互に積層した積層膜を備えた、メモリセルを３次元配列した半導体記憶装置が提案されている。
【先行技術文献】
【特許文献】
【０００４】
米国特許出願公開第２０１０／０２７６７４３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実施形態の目的は、高信頼性を有する半導体記憶装置を提供することである。
【課題を解決するための手段】
【０００６】
実施形態の半導体記憶装置は、膜密度が２．３ｇ／ｃｍ
３
以上である複数の酸化シリコン層と、複数の導電層と、が第１方向に交互に一層ずつ積層された積層膜と、積層膜を第１方向に貫通し、複数のメモリセルが設けられるメモリピラーと、を備える。
【図面の簡単な説明】
【０００７】
第１実施形態の半導体記憶装置のブロック図である。
第１実施形態の半導体記憶装置の等価回路図である。
第１実施形態の半導体記憶装置の要部の模式断面図である。
第１実施形態の半導体記憶装置の製造方法を示す模式断面図である。
第１実施形態の半導体記憶装置の製造方法を示す模式断面図である。
第１実施形態の半導体記憶装置の製造方法を示す模式断面図である。
第１実施形態の半導体記憶装置の製造方法を示す模式断面図である。
第２実施形態の半導体記憶装置の要部の模式断面図である。
第２実施形態の半導体記憶装置の製造方法を示す模式断面図である。
【０００８】
以下、図面を用いて実施形態を説明する。なお、図面中、同一又は類似の箇所には、同一又は類似の符号を付している。
【０００９】
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
【００１０】
（第１実施形態）
本実施形態の半導体記憶装置は、膜密度が２．３ｇ／ｃｍ
３
以上である複数の酸化シリコン層と、複数の導電層と、が第１方向に交互に一層ずつ積層された積層膜と、積層膜を第１方向に貫通し、複数のメモリセルが設けられるメモリピラーと、を備える。
（【００１１】以降は省略されています）

関連特許