特許ウォッチ

公開番号2024130518
公報種別公開特許公報(A)
公開日2024-09-30
出願番号2023040298
出願日2023-03-15
発明の名称半導体記憶装置
出願人キオクシア株式会社
代理人弁理士法人きさらぎ国際特許事務所
主分類H10B 12/00 20230101AFI20240920BHJP()
要約【課題】好適に動作する半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、メモリ層と、第1方向に延伸するビア配線と、を備える。メモリ層は、ビア配線に電気的に接続された半導体層と、半導体層の第1方向の一方側の面に対向する第1部分、及び、他方側の面に対向する第2部分を含むゲート電極と、半導体層に対して第2方向の一方側に設けられ、半導体層に電気的に接続されたメモリ部と、半導体層に対して第2方向の他方側に設けられ、ゲート電極に電気的に接続され、第3方向に延伸する配線と、を備える。また、第1方向と垂直であり、ゲート電極の第1部分又は第2部分の一部を含む断面において、ビア配線は、ゲート電極に対向する第1の面と、ゲート電極に対向しない第2の面と、を備える。また、ゲート電極の一部は、第2方向において、ビア配線よりもメモリ部側に設けられている。
【選択図】図8
特許請求の範囲【請求項１】
基板と、
前記基板の表面と交差する第１方向に並ぶ複数のメモリ層と、
前記第１方向に延伸するビア配線と
を備え、
前記複数のメモリ層は、それぞれ、
前記ビア配線に電気的に接続された半導体層と、
前記半導体層の前記第１方向の一方側の面に対向する第１部分と、前記半導体層の前記第１方向の他方側の面に対向する第２部分と、を含むゲート電極と、
前記半導体層に対して、前記第１方向と交差する第２方向の一方側に設けられ、前記半導体層に電気的に接続されたメモリ部と、
前記半導体層に対して、前記第２方向の他方側に設けられ、前記ゲート電極に電気的に接続され、前記第１方向及び前記第２方向と交差する第３方向に延伸する配線と
を備え、
前記第１方向と垂直であり、前記複数のメモリ層のうちの一つに対応する前記ゲート電極の前記第１部分又は前記第２部分の一部を含む断面において、前記ビア配線は、前記ゲート電極に対向する第１の面と、前記ゲート電極に対向しない第２の面と、を備え、
前記ゲート電極の一部は、前記第２方向において、前記ビア配線よりも前記メモリ部側に設けられている
半導体記憶装置。
続きを表示（約 1,200 文字）【請求項２】
前記ゲート電極は、前記第１方向に延伸する第３部分を備え、
前記第３部分は、前記第１部分及び前記第２部分と連続する
請求項１記載の半導体記憶装置。
【請求項３】
前記半導体層及び前記ゲート電極の間に設けられたゲート絶縁膜を更に備え、
前記断面において、前記ゲート電極は、前記ゲート絶縁膜を介して、前記ビア配線の前記第１の面と対向する
請求項１記載の半導体記憶装置。
【請求項４】
前記断面において、前記ゲート電極の前記メモリ部側の面は、前記ビア配線の中心点を中心とする円に沿った曲面である
請求項１記載の半導体記憶装置。
【請求項５】
前記断面において、前記ゲート電極の前記ビア配線側の面は、前記ビア配線の中心点を中心とする円に沿った曲面である
請求項１記載の半導体記憶装置。
【請求項６】
前記断面において、
前記ゲート電極の前記メモリ部側の面は、前記ビア配線の中心点を中心とする第１の円に沿った曲面であり、
前記ゲート電極の前記ビア配線側の面は、前記ビア配線の中心点を中心とする第２の円に沿った曲面であり、
前記第１の円の半径は、前記第２の円の半径よりも大きい
請求項１記載の半導体記憶装置。
【請求項７】
前記第１方向と垂直であり、前記複数のメモリ層のうちの一つに対応する前記半導体層の一部を含む断面において、前記半導体層の前記メモリ部側の面は、前記ビア配線の中心点を中心とする円に沿った曲面である
請求項１記載の半導体記憶装置。
【請求項８】
前記第１方向に延伸する絶縁層を備え、
前記断面において、前記第２の面は、前記絶縁層に対向する
請求項１記載の半導体記憶装置。
【請求項９】
前記第１方向に延伸し、前記ビア配線に接する第１絶縁層と、
前記第１方向に延伸し、前記第１絶縁層と前記第３方向に隣り合う第２絶縁層と
を備え、
前記配線は、前記第２方向において前記ゲート電極側に突出する突出部を備え、
前記半導体層、前記ゲート電極及び前記突出部は、前記第１絶縁層及び前記第２絶縁層の間に設けられている
請求項１記載の半導体記憶装置。
【請求項１０】
前記断面において、前記第２絶縁層の前記第１絶縁層側の面は、
前記ゲート電極と前記第３方向に並び、前記第２方向に延伸する第３の面と、
前記突出部と前記第３方向に並び、前記第２方向に延伸する第４の面と
を備え、
前記第４の面は、前記第３の面よりも、前記第１絶縁層側に設けられている
請求項９記載の半導体記憶装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本実施形態は、半導体記憶装置に関する。
続きを表示（約 3,600 文字）【背景技術】
【０００２】
半導体記憶装置の高集積化に伴い、半導体記憶装置の三次元化に関する検討が進められている。
【先行技術文献】
【特許文献】
【０００３】
米国特許第９，５１４，７９２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
好適に動作する半導体記憶装置を提供する。
【課題を解決するための手段】
【０００５】
一の実施形態に係る半導体記憶装置は、基板と、基板の表面と交差する第１方向に並ぶ複数のメモリ層と、第１方向に延伸するビア配線と、を備える。複数のメモリ層は、それぞれ、ビア配線に電気的に接続された半導体層と、ゲート電極と、を備える。ゲート電極は、半導体層の第１方向の一方側の面に対向する第１部分と、半導体層の第１方向の他方側の面に対向する第２部分と、を含む。また、複数のメモリ層は、それぞれ、半導体層に対して、第１方向と交差する第２方向の一方側に設けられ、半導体層に電気的に接続されたメモリ部と、半導体層に対して、第２方向の他方側に設けられ、ゲート電極に電気的に接続され、第１方向及び第２方向と交差する第３方向に延伸する配線と、を備える。また、第１方向と垂直であり、複数のメモリ層のうちの一つに対応するゲート電極の第１部分又は第２部分の一部を含む断面において、ビア配線は、ゲート電極に対向する第１の面と、ゲート電極に対向しない第２の面と、を備える。また、ゲート電極の一部は、第２方向において、ビア配線よりもメモリ部側に設けられている。
【図面の簡単な説明】
【０００６】
第１実施形態に係る半導体記憶装置の一部の構成を示す模式的な回路図である。
同半導体記憶装置の一部の構成を示す模式的な斜視図である。
同半導体記憶装置の一部の構成を示す模式的なＸＹ断面図である。
同半導体記憶装置の一部の構成を示す模式的な斜視図である。
同半導体記憶装置の一部の構成を示す模式的な斜視図である。
同半導体記憶装置の一部の構成を示す模式的なＸＹ断面図である。
同半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の一部の構成を示す模式的なＸＹ断面図である。
同半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
第２実施形態に係る半導体記憶装置の一部の構成を示す模式的なＸＹ断面図である。
第２実施形態に係る半導体記憶装置の一部の構成を示す模式的なＸＹ断面図である。
【発明を実施するための形態】
【０００７】
次に、実施形態に係る半導体記憶装置を、図面を参照して詳細に説明する。尚、以下の実施形態はあくまでも一例であり、本発明を限定する意図で示されるものではない。また、以下の図面は模式的なものであり、説明の都合上、一部の構成等が省略される場合がある。また、複数の実施形態について共通する部分には同一の符号を付し、説明を省略する場合がある。
【０００８】
また、本明細書において「半導体記憶装置」と言った場合には、メモリダイを意味する事もあるし、メモリチップ、メモリカード、ＳＳＤ（Solid State Drive）等の、コントローラダイを含むメモリシステムを意味する事もある。更に、スマートホン、タブレット端末、パーソナルコンピュータ等の、ホストコンピュータを含む構成を意味する事もある。
【０００９】
また、本明細書において、第１の構成が第２の構成に「電気的に接続されている」と言った場合、第１の構成は第２の構成に直接接続されていても良いし、第１の構成が第２の構成に配線、半導体部材又はトランジスタ等を介して接続されていても良い。例えば、３つのトランジスタを直列に接続した場合には、２つ目のトランジスタがＯＦＦ状態であったとしても、１つ目のトランジスタは３つ目のトランジスタに「電気的に接続」されている。
【００１０】
また、本明細書において、第１の構成が第２の構成及び第３の構成の「間に電気的に接続されている」と言った場合、第１の構成、第２の構成及び第３の構成が直列に接続され、且つ、第２の構成が第１の構成を介して第３の構成に電気的に接続されていることを意味する場合がある。
（【００１１】以降は省略されています）

関連特許