TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024114084
公報種別公開特許公報(A)
公開日2024-08-23
出願番号2023019481
出願日2023-02-10
発明の名称半導体装置
出願人キオクシア株式会社
代理人弁理士法人きさらぎ国際特許事務所
主分類H10B 43/27 20230101AFI20240816BHJP()
要約【課題】好適に製造可能な半導体装置を提供する。
【解決手段】半導体装置は、第1方向(Z)に延伸するビアコンタクト電極(V1)と、ビアコンタクト電極に接続され第2方向(Y)に延伸する配線(BL)と、配線に対してビアコンタクト電極と反対側に設けられた絶縁層(161)と、を備える。配線は、第1導電部材(BLM)と、第1導電部材の絶縁層側の面を覆う第1バリア導電膜(BLB)と、を備える。ビアコンタクト電極は、第1方向に延伸する第1電極領域(RV11)と、第1電極領域に対して絶縁層側に設けられ、第2方向の長さ(YV12)が第1電極領域の第2方向の長さ(YV11)よりも大きい第2電極領域(RV12)と、を備える。第2電極領域の絶縁層側の面は、第1バリア導電膜に接し、第1バリア導電膜に全面にわたって覆われている。
【選択図】図9

特許請求の範囲【請求項1】
基板と、
前記基板の表面と交差する第1方向に延伸するビアコンタクト電極と、
前記ビアコンタクト電極に接続され、前記第1方向と交差する第2方向に延伸する第1配線と、
前記第1配線に対して前記第1方向の前記ビアコンタクト電極と反対側に設けられた絶縁層と
を備え、
前記第1配線は、
前記第2方向に延伸する第1導電部材と、
前記第1導電部材の前記第1方向の前記絶縁層側の面を覆う第1バリア導電膜と
を備え、
前記ビアコンタクト電極は、
前記第1方向に延伸する第1電極領域と、
前記第1電極領域に対して前記第1方向の前記絶縁層側に設けられ、前記第2方向の長さが前記第1電極領域の前記第2方向の長さよりも大きい第2電極領域と
を備え、
前記第2電極領域の前記第1方向の前記絶縁層側の面は、前記第1バリア導電膜に接し、前記第1バリア導電膜に全面にわたって覆われている
半導体装置。
続きを表示(約 950 文字)【請求項2】
前記第1バリア導電膜は、
前記第2電極領域に対して、前記第1方向及び前記第2方向と交差する第3方向の一方側に設けられた第1部分と、
前記第2電極領域に対して前記第3方向の他方側に設けられた第2部分と
を備え、
前記第2電極領域と前記第1部分とは、前記第1導電部材の一部を介して離間し、
前記第2電極領域と前記第2部分とは、前記第1導電部材の他の一部を介して離間する
請求項1記載の半導体装置。
【請求項3】
前記基板の表面に設けられたトランジスタを更に備え、
前記基板は、前記第1配線に対して前記第1方向の前記絶縁層と反対側に設けられ、
前記第1配線は、前記ビアコンタクト電極を介して前記トランジスタに電気的に接続されている
請求項1記載の半導体装置。
【請求項4】
基板と、
前記基板の表面と交差する第1方向に延伸するビアコンタクト電極と、
前記ビアコンタクト電極に接続され、前記第1方向と交差する第2方向に延伸する配線と、
前記配線に対して前記第1方向の前記ビアコンタクト電極と反対側に設けられた絶縁層と
を備え、
前記配線は、
前記第2方向に延伸する第1導電部材と、
前記第1導電部材の前記第1方向の前記絶縁層側の面を覆う第1バリア導電膜と
を備え、
前記ビアコンタクト電極は、
前記第1方向に延伸する第1電極領域と、
前記第1電極領域に対して前記第1方向の前記絶縁層側に設けられ、前記第2方向の長さが前記第1電極領域の前記第2方向の長さよりも大きい第2電極領域と
を備え、
前記第1バリア導電膜は、
前記第2電極領域の、前記第1方向及び前記第2方向と交差する第3方向の一方側の面に接する第1部分と、
前記第2電極領域の前記第3方向の他方側の面に接する第2部分と
を備える半導体装置。
【請求項5】
前記第1導電部材と前記第1電極領域とは、前記第1方向から見て重ならない位置に設けられている
請求項1又は4記載の半導体装置。

発明の詳細な説明【技術分野】
【0001】
本実施形態は、半導体装置に関する。
続きを表示(約 3,000 文字)【背景技術】
【0002】
基板と、基板の表面と交差する方向に延伸するビアコンタクト電極と、ビアコンタクト電極に接続された配線と、を備える半導体装置が知られている。
【先行技術文献】
【特許文献】
【0003】
米国特許出願公開第2016/0172296号
米国特許出願公開第2017/0077026号
米国特許出願公開第2010/0085060号
【発明の概要】
【発明が解決しようとする課題】
【0004】
好適に製造可能な半導体装置を提供する。
【課題を解決するための手段】
【0005】
一の実施形態に係る半導体装置は、基板と、基板の表面と交差する第1方向に延伸するビアコンタクト電極と、ビアコンタクト電極に接続され、第1方向と交差する第2方向に延伸する第1配線と、第1配線に対して第1方向のビアコンタクト電極と反対側に設けられた絶縁層と、を備える。第1配線は、第2方向に延伸する第1導電部材と、第1導電部材の第1方向の絶縁層側の面を覆う第1バリア導電膜と、を備える。ビアコンタクト電極は、第1方向に延伸する第1電極領域と、第1電極領域に対して第1方向の絶縁層側に設けられ、第2方向の長さが第1電極領域の第2方向の長さよりも大きい第2電極領域と、を備える。第2電極領域の第1方向の絶縁層側の面は、第1バリア導電膜に接し、第1バリア導電膜に全面にわたって覆われている。
【図面の簡単な説明】
【0006】
第1実施形態に係る半導体装置の構成例を示す模式的な分解斜視図である。
メモリダイMDの一部の構成を示す模式的な底面図である。
メモリダイMDの一部の構成を示す模式的な断面図である。
図3の一部を拡大して示す模式的な断面図である。
図4のAで示す部分を拡大して示す模式的な断面図である。
ビット線BL及びビアコンタクト電極V1の構成について説明するための模式的な底面図である。
ビット線BL及びビアコンタクト電極V1の構成について説明するための模式的な断面図である。
ビット線BL及びビアコンタクト電極V1の構成について説明するための模式的な断面図である。
ビット線BL及びビアコンタクト電極V1の構成について説明するための模式的な断面図である。
配線m0a及びビアコンタクト電極V1aの構成について説明するための模式的な断面図である。
配線m0a及びビアコンタクト電極V1aの構成について説明するための模式的な断面図である。
配線m0a及びビアコンタクト電極V1aの構成について説明するための模式的な断面図である。
第1実施形態に係る半導体装置の製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
比較例に係る半導体装置の一部の構成を示す模式的な断面図である。
第2実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。
第2実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。
第2実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。
第3実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。
第3実施形態に係る半導体装置の一部の構成を示す模式的な断面図である。
【発明を実施するための形態】
【0007】
次に、実施形態に係る半導体装置を、図面を参照して詳細に説明する。尚、以下の実施形態はあくまでも一例であり、本発明を限定する意図で示されるものではない。また、以下の図面は模式的なものであり、説明の都合上、一部の構成等が省略される場合がある。また、複数の実施形態について共通する部分には同一の符号を付し、説明を省略する場合がある。
【0008】
また、本明細書において「半導体装置」と言った場合には、ダイシング後のダイを意味する事もあるし、ダイシング前のウェハを意味することもある。また、前者の場合、パッケージ後のダイを意味することもあるし、パッケージ前のダイを意味することもある。
【0009】
また、本明細書において、第1の構成が第2の構成に「電気的に接続されている」と言った場合、第1の構成は第2の構成に直接接続されていても良いし、第1の構成が第2の構成に配線、半導体部材又はトランジスタ等を介して接続されていても良い。例えば、3つのトランジスタを直列に接続した場合には、2つ目のトランジスタがOFF状態であったとしても、1つ目のトランジスタは3つ目のトランジスタに「電気的に接続」されている。
【0010】
また、本明細書において、第1の構成が第2の構成及び第3の構成の「間に接続されている」と言った場合、第1の構成、第2の構成及び第3の構成が直列に接続され、且つ、第2の構成が第1の構成を介して第3の構成に接続されていることを意味する場合がある。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

キオクシア株式会社
記憶装置
5日前
キオクシア株式会社
半導体装置
25日前
キオクシア株式会社
磁気メモリ
25日前
キオクシア株式会社
送信制御回路
22日前
キオクシア株式会社
半導体記憶装置
14日前
キオクシア株式会社
メモリシステム
15日前
キオクシア株式会社
メモリシステム
5日前
キオクシア株式会社
メモリデバイス
11日前
キオクシア株式会社
メモリシステム
22日前
キオクシア株式会社
半導体記憶装置
22日前
キオクシア株式会社
メモリシステム
8日前
キオクシア株式会社
メモリシステム
22日前
キオクシア株式会社
半導体記憶装置
5日前
キオクシア株式会社
半導体記憶装置
25日前
キオクシア株式会社
メモリデバイス
25日前
キオクシア株式会社
半導体記憶装置
18日前
キオクシア株式会社
熱電対温度測定装置
19日前
キオクシア株式会社
半導体装置の製造方法
5日前
キオクシア株式会社
半導体装置の製造方法
5日前
キオクシア株式会社
評価装置及び評価方法
15日前
キオクシア株式会社
半導体装置及びその製造方法
5日前
キオクシア株式会社
半導体装置およびその製造方法
8日前
キオクシア株式会社
メモリシステムおよび制御方法
21日前
キオクシア株式会社
情報処理装置及び情報処理方法
8日前
キオクシア株式会社
半導体装置およびその製造方法
15日前
キオクシア株式会社
半導体装置およびその製造方法
15日前
キオクシア株式会社
半導体装置およびその製造方法
19日前
キオクシア株式会社
メモリシステム及び電源制御回路
20日前
キオクシア株式会社
不揮発性メモリ及びメモリシステム
20日前
キオクシア株式会社
半導体記憶装置およびその製造方法
5日前
キオクシア株式会社
半導体記憶装置およびその製造方法
8日前
キオクシア株式会社
半導体記憶装置およびその製造方法
12日前
キオクシア株式会社
磁気デバイス及び磁気記憶デバイス
5日前
キオクシア株式会社
半導体装置及び半導体装置の製造方法
5日前
キオクシア株式会社
演算回路、メモリシステムおよび制御方法
5日前
キオクシア株式会社
半導体装置の製造方法、および基板の分離方法
5日前
続きを見る